김진영
(Jin-Young Kim)
1
김인동
(In-Dong Kim)
3†
문원규
(Wonkyu Moon)
2
-
(Dept. Electrical Engineering, Pukyong Nat. University, Korea)
-
(Dept. Mechanical Engineering, Pohang Univ. of Science and Technology, Korea)
-
(Dept. of Electrical Engineering, Pukyong Nat. University, Korea)
Copyright © The Korean Institute of Electrical Engineers(KIEE)
Key words
Matching circuit, pMUT, Power amplifier, Private audio communication system
1. 서론
파라메트릭 어레이 현상(Parametric Array, PA)을 구현할 수 있는 매질인 압전 박막형 트랜스듀서(Piezoelectric micro-
machined ultrasonic transducers, pMUT)는 음성 신호를 특정한 방향으로 음향 빔(Acoustic beam) 형태로 발생
시킬 수 있다. 일반적으로 가청 주파수 대역의 음성 신호는 공기 중에서 전 방향으로 퍼져 나가는 특성을 가지므로 원하는 공간으로만 전달하기가 어렵다.
하지만 압전 박막형 트랜스듀서에서 발생되는 2차 음파가 가청 주파수 대역이 되도록 원 신호를 변조한다면 공기 환경에서도 고 지향성의 음파를 전달하는
스피커 구현이 가능하다
(1-5)
.
압전 박막형 트랜스듀서는 일반적인 트랜스듀서와 달리DC 바이어스 전압을 인가해야 구동되는 특성을 가지고 있다.
그림. 1-(a)
는 일반적인 초음파 트랜스듀서를 구동하기 위한 전력 증폭기와 트랜스듀서의 동작 특성을 나타낸다. 일반적인 트랜스듀서는 출력 전압 V
O
와 출력 전류 i
O
가
그림. 1-(a)
처럼 0점을 기준으로 교번하는 특성을 갖는다. 하지만 압전 박막형 트랜스듀서는 DC bias 전압이 요구되므로 출력 전압 V
O
와 출력 전류 i
O
가
그림. 1-(b)
처럼 양(+)의 방향에서만 동작을 한다. 따라서 압전 박막형 트랜스듀서를 구동하기 위한 전력 증폭기에는 일반적인 전력 증폭기와 달리 양(+)방향의
큰 공급 전압 V
CC
가 요구된다. 이러한 이유로 압전 박막형 트랜스듀서를 구동하기 위해서는 큰 용량의 전력 증폭기가 요구되며, DC 바이어스 전압이 클수록 전력
증폭기의 효율은 낮아지게 된다. 또한 전체 시스템의 외형이 커지고 다량의 방열판이 요구되므로 경제성이 떨어지게 된다
(6-(12)
.
그림. 1. 일반적인 트랜스듀서를 구동하기 위한 전력 증폭기와 pMUT을 구동하기 위한 전력 증폭기 개요도
Fig. 1. Basic block diagram of power amplifier for driving a typical transducer and
pMUT
그림. 2는 기존에 제시된 전력 증폭기의 회로도이다
(13)
. 기존의 전력 증폭기는 높은 전력 효율을 위해서 에너지 회수 기능과 Q-ET(Quasi Envelope Tracking) 기능을 수행한다.
하지만 두 가지 기능을 사용함에도 불구하고 전력 증폭기의 전력 효율은 여전히 낮은 것을 확인할 수 있다. 전력 증폭기의 전력 효율을 높이기 위해서는
트랜스듀서의 부하 특성을 고려해야 한다.
그림. 2. 기존 전력 증폭기의 회로도
(13)
Fig. 2. Detailed power circuit of existing power amplifier
(13)
그림. 3-(a)는 트랜스듀서의 간단한 등가회로를 나타내고
그림. 3-(b)
는 트랜스듀서의 어드미턴스를 나타낸다
(14)
.
그림. 3
의 등가회로에서 알 수 있듯이 트랜스듀서는 큰 용량성 리액턴스를 가지므로 전력 증폭기의 구동 시 매우 큰 무효 전력이 발생한다. 따라서 전력
증폭기는 트랜스듀서의 소비 전력(유효전력) 보다 매우 큰 피상 전력을 공급해야 한다. 이로 인해 전력 증폭기에는 보다 큰 용량의 소자들이 요구되며
전력 효율이 떨어지게 된다. 따라서 압전 박막형 트랜스듀서를 구동하기 위한 전력 증폭기에는 트랜스듀서의 무효 전력을 보상할 수 있는 매칭 회로가 요구된다.
그림. 3. 트랜스듀서의 등가회로와 어드미턴스 벡터도
Fig. 3. The equivalent circuit of the transducer and the admittance vector diagram
이와 같은 배경으로 본 연구에서는 기존 전력 증폭기의 단점을 보완하고 압전 박막형 트랜스듀서를 구동하기 위한 최적화 된 전력 증폭기를 구현하고자 한다.
기존의 전력 증폭기는 트랜스듀서의 부하 특성을 고려하지 않고 구현이 되었다. 따라서 먼저, pMUT의 부하 특성을 연구한 뒤에 고효율의 특성을 갖는
전력 증폭기를 구현한다. 그리고 부하의 임피던스를 고려한 매칭 회로를 추가하여 전력 증폭기의 전력 효율을 높이고자 한다. 본 연구에서 제안하는 전력
증폭기는 프로토 타입으로 제작하여 실험을 통해 동작특성을 검증한다.
2. 제안하는 고효율 전력 증폭기
그림4는 제안하는 전력 증폭기의 개요도이다. 전력 증폭기는 전원 공급 장치(DC-DC Converter), 선형 증폭기(Linear Amplifier),
매칭 회로(Matching Circuit)로 구성된다. 그리고 압전 박막형 트랜스듀서는 2개의 채널(CH1, CH2)로 구성되어 있다. 고효율의 전력
증폭기를 구현하기 위해서는 먼저 부하 특성을 고려해야 한다. 압전 박막형 트랜스듀서의 부하 특성은 다음과 같다.
그림. 4. 제안하는 전력 증폭기의 개요도
Fig. 4. Basic block diagram of proposed power amplifier
2.1 압전 박막형 트랜스듀서의 부하 특성
그림5는 본 연구에 사용된 pMUT CH1과 CH2의 DC bias 전압에 따른 측정된 임피던스 크기를 나타낸다. pMUT의 임피던스는 구동 주파수 대역인
$\mathrm { f } _ { 1 } = 89 [ \mathrm { kHz } ]$, $\mathrm { f } _ { 2 } = 97 [ \mathrm
{ kHz } ]$ 일 때 측정하였다. pMUT CH1, CH2의 임피던스는 DC bias 전압이 0~7[V]일 때 큰 변화 없이 일정하게 유지되는
것을 확인할 수 있다. 하지만 DC bias 전압이 7[V] 이상부터는 pMUT의 임피던스가 조금씩 증가하는 것을 알 수 있다. 이러한 임피던스 특성은
트랜스듀서의 출력 선형성이 낮아지는 원인이 된다. 따라서 전력 증폭기의 DC bias 전압은 pMUT 구동이 가능한 최소한의 전압으로 선정하는 것이
적합하다. 따라서 DC bias 전압은
그림6
처럼 선정할 수 있다.
그림. 5. pMUT CH1과 CH2의 측정된 임피던스
Fig. 5. Measured impedance of pMUT CH1 and CH2
그림. 6. 기존의 전력 증폭기[13]과 제안하는 전력 증폭기의 출력 파형.
Fig. 6. Output waveform of the existing power amplifier [13] and the proposed power
amplifier
그림6은 기존 전력 증폭기(Ref[13])와 제안하는 전력 증폭기의 DC Bias전압과 출력 파형을 나타낸다. B-Class 타입의 선형 증폭기는 일반적으로
drop-out voltage가 최소 1.4 [V]이며 출력 전압이 증가함에 따라서 drop-out voltage도 점차 커지므로 2 [V]의 마진을
두었다.
DC bias 전압이 7 [V]로 변경됨에 따라 선형 증폭기에 공급되는 전압 V
EE
는 0 [V]가 되므로 별도로 공급 전압 V
EE
를 생성하지 않아도 된다. 따라서 전원 공급 장치는 공급 전압 V
CC
만 고려하면 된다.
그림 7
은 pMUT의 임피던스 특성이 고려된 제안하는 전력 증폭기의 회로도이다.
2.2 매칭 회로
그림 8은 매칭 회로의 유무에 따른 전력 증폭기와 출력 파형을 나타낸다.
그림 8-(a)
에서 알 수 있듯이 트랜스듀서는 큰 용량성 리액턴스를 가지므로 출력 전류 iO가 출력 전압 VO보다 위상 θ만큼 앞서게 된다. 이로 인해 무효전력 QC가 발생하게 되고 전력 증폭기의 효율은 매우 낮아지게 된다. 따라서
그림 8-(b)
처럼 매칭회로를 추가하면 트랜스듀서로 인해 발생하는 무효전력을 보상할 수 있다.
그림 8-(b)
에서 매칭회로의 인덕터 Lm과 커패시터 Cm은 직렬로 구성되어 있으므로 매칭회로의 임피던스는 인덕터 Lm의 리액턴스와 커패시터 Cm의 리액턴스의 합이 된다. 만약, 트랜스 듀서의 대표 구동 주파수 93 [kHz]에서 커패시터 Cm의 리액턴스가 매우 작아지도록 커패시터 Cm을 선정한다면 93[kHz]에서 매칭회로의 임피던스는 인덕터 Lm의 리액턴스 성분만 나타날 것이다. 이때의 인덕터 Lm과 커패시터 C, 저항 R은 병렬 구조를 갖는다. 이 구조에서 커패시터 C에 의해 발생하는 무효전력 QC의 크기가 인덕터 Lm에 의해 발생하는 무효전력 QL의 크기와 같도록 인덕터 Lm을 선정한다면 무효전력을 크게 줄일 수 있다. 그 결과로
그림 8-(b)
의 그림처럼 출력전압 VO와 출력전류 IO의 위상이 같아지게 되며 출력 측의 피상 전력은 크게 감소한다. 이러한 특성으로 인해 매칭 회로를 갖는 전력 증폭기는 전력 효율이 높아진다. 주파수
f가 93 [kHz]일 때 매칭회로와 트랜스듀서의 무효전력 합이 0이 되기 위한 인덕턴스 Lm은
식 (1)
을 이용해 구할 수 있다.
그림. 7. 제안하는 전력 증폭기의 회로도
Fig. 7. Detailed power circuit of proposed power amplifier
그림. 8. 매칭회로의 유무에 따른 전력 증폭기의 출력 파형
Fig. 8. The output waveform of the power amplifier depending on the presence or absence
of the matching circuit
그림. 9. 주파수에 따른 pMUT CH1과 CH2의 측정된 커패시턴스
Fig. 9. Measured capacitance of pMUT CH1 and CH2 according to frequency
그림 9는 DC bias 전압 7[V]가 인가 된 트랜스듀서 CH1과 CH2의 커패시턴스 측정값을 나타낸다. 본 연구에서 사용된 트랜스듀서의 주파수는 89[kHz]와
97[kHz]이므로 평균 주파수 f=93[kHz]에서의 커패시턴스는 C
m_CH1
=0.45[uF]과 C
m_CH2
= 0.26[uF]이다. pMUT의 측정된 커패시턴스 C
m_CH1
, C
m_CH2
와 식(1)를 이용하여 매칭 회로의 인덕턴스를 구하면 L
m_CH1
=6.5[uH]와 L
m_CH2
=11.2[uH]가 된다. 매칭회로의 커패시터 C
m
은 DC blocking 커패시터 용도로 이용된다. 본 연구의 전력 증폭기는 7[V]의 DC bias 전압을 사용하므로 매칭회로에 커패시터
C
m
을 추가해야 한다. 다만, 트랜스듀서의 무효전력을 보상하기 위해서는 주파수가 93[kHz]일 때 커패시터 Cm의 리액턴스 크기가 인덕터 Lm의 리액턴스 크기보다 매우 작아야 한다. 커패시터 Cm과 인덕터 Lm은 직렬 구조이므로 공진 주파수 fR에서 매칭 회로의 합성 리액턴스는 0이 되며 공진 주파수 fR보다 낮은 주파수 일수록 커패시터 Cm의 리액턴스가 커지게 된다. 따라서 공진주파수 fR이 93[kHz]보다 매우 작도록 식(2)를 만족하는 커패시터 C
m
을 선정하면 된다. 본 연구에서 선정한 커패시터 C
m
은 22[uF]이며 이때의 공진 주파수 f
R
은 약 13[kHz]가 된다. 동작 주파수 93[kHz]에서 인덕터 L
m
의 리액턴스 크기는 커패시터 C
m
의 리액턴스 크기보다 약 50배가 크다.
3. 실험 결과
그림 10은 프로토타입으로 구현한 전력 증폭기의 개요도를 나타낸다. 프로토타입의 전력 증폭기는 한 개의 전원 공급 장치, 2개의 선형 증폭기, 2채널의 매칭
회로로 구성된다.
그림 11-(a)는 프로토타입으로 구현한 전력 증폭기의 외형이며
그림 11-(b)
는 2 채널의 압전 박막형 트랜스듀서로 구성된 스피커의 외형이다.
그림. 10. 프로토타입으로 제작된 전력 증폭기의 개요도
Fig. 10. Overall block diagram of experimental prototype of proposed power amplifier
그림. 11. (a) 프로토타입으로 제작된 전력 증폭기, (b) 2채널의 트랜스듀서로 구성된 스피커, (c) 프로토타입의 스피커 시스템
Fig. 11. (a) Prototype of Power amplifier and power supply, (b) Speaker with two-channel
transducer, (c) Prototype of speaker system
표 1. 시스템 파라미터
Table 1. System parameter
|
Parameters
|
Specification
|
|
Power rating
|
10 [W]
|
|
Input voltage
|
5~12 [V]
|
|
Input Signal frequency f1,f2
|
89, 97 [kHz]
|
|
Boost output voltage VCC
|
14 [V]
|
|
Reference voltage of amp
|
12 [V]
|
|
Boost output voltage VEE
|
0 [V]
|
|
Inductance Lm_CH1, Lm_CH2
|
6.5 [H], 11.2 [H]
|
|
Capacitance Cm_CH1, Cm_CH2
|
22 [F], 22[F]
|
|
Max Output peak voltage of amp
|
5 [V]
|
그림11-(c)는 전력 증폭기와 스피커로 구성된 프로토타입의 스피커 시스템의 외형이다. 표 1은 설계된 전력 증폭기의 시스템 파라미터이다.
그림. 12. 매칭회로가 없는 전력 증폭기의 공급전압 VCC. VEE와 pMUT의 출력전압 VO와 출력전류 iO를 측정한 파형
Fig. 12. Measured supply voltage VCC, VEE of the power amplifier without the matching
circuit, and the output voltage VO and current iO of the pMUT
그림. 13. 기존의 전력 증폭기(Ref[13])와 제안하는 전력 증폭기의 입력 전력
Fig. 13. Input power of the existing power amplifier[13] and proposed power amplifier
실험 순서는 다음과 같다.우선, 매칭 회로가 없는 전력 증폭기를 실험하여 기존의 전력 증폭기(Ref[13])와 출력 특성을 비교하고 입력 전력과 소비 전력을 분석한다. 그리고 매칭 회로를 추가하여 매칭 회로의 유무에 따른 전력 증폭기의 전력 효율을 검증한다.
그림12는 매칭 회로가 없는 전력 증폭기의 공급 전압 VCC, VEE와 스피커에 인가되는 전력 증폭기의 출력 전압 VO, 출력 전류 iO를 측정한 파형이다. 트랜스듀서의 최대 구동전압은 DC bias 7[V]를 기준으로 ±5[V] 진폭을 가지며 동작한다. 그림12에서 나타나듯이 전력 증폭기는 스피커에 안정적으로 전력 공급하는 것을 알 수 있다.
그림13은 전력 증폭기의 출력 전압 진폭에 따른 기존 전력 증폭기(Ref[13])의 입력 전력 PIN과 제안하는 전력 증폭기의 입력 전력 PIN을 나타낸다. 제안하는 전력 증폭기는 기존의 전력증폭기에 비해서 입력 전력이 전체적으로 감소하였으며 출력 전압 VO가 5[V]일 때 약 1.1[W]의 입력 전력이 감소하였다
그림. 14. 매칭 회로가 없는 전력 증폭기의 출력 전압 VO에 따른 입력 전력 PIN, 전력 증폭기 소비전력 PPowerAmp, 스피커의 소비전력
PSpeaker
Fig. 14. Input power PIN, power consumption of power amplifier and power consumption
of speaker according to output voltage VO of power amplifier without matching circuit
그림. 15. 매칭회로의 유무에 따른 전력 증폭기의 출력 전압 VO와 전류 iO의 시뮬레이션 파형
Fig. 15. The output voltage VO and the current iO simulation waveforms depending on
the presence or absence of the matching circuit
그림14는 매칭 회로가 없는 전력 증폭기의 출력 전압 VO에 따른 전력 증폭기의 입력전력 PIN, 전력 증폭기의 소비전력 PPowerAmp, 스피커의 소비전력 PSpeaker를 나타낸다. 그림14에서 알 수 있듯이 출력 전압 VO의 진폭이 증가함에 따라서 전력 증폭기는 스피커에 안정적으로 전력을 공급하는 것을 확인할 수 있다.
하지만 그림 14에 나타나듯이 전력 증폭기의 입력 전력 PIN은 스피커의 소비 전력 PSpeaker에 비해 매우 크므로 전력 효율이 여전히 낮은 것을 확인할 수 있다. 따라서 매칭 회로를 추가하여 전력 효율을 높여야 한다.
그림15는 매칭 회로의 유무에 따른 전력 증폭기의 출력 전압 VO와 전류 iO의 시뮬레이션 파형이며 그림16은 실험결과 파형이다. 시뮬레이션은 PowerSim(PSIM) 소프트웨어를 사용하였다. 전력 증폭기의 출력 전압 VO는 DC bias 전압 7[V]를 갖지만 출력전류 iO와 위상을 비교하기 위해 오프셋을 -7[V]로 조정하였다. 그림 16-(a)에서 θ=64.95°이며 스피커의 용량성 리액턴스로 인해 전류 iO가 전압 VO보다 위상이 빠른 것을 확인할 수 있다. 그림 16-(b)에서는 매칭 회로로 인해 스피커의 리액턴스 성분이 보상되므로 전류 iO와 전압 VO가 동상이
되는 것을 확인할 수 있다. 또한 그림 16-(a)의 최대 전류는 0.9[A]인 반면에 그림 16-(b)의 최대 전류는 약 0.5[A]로 출력 전류 iO가 절반 가량 감소한 것을 확인할 수 있다.
그림. 16. 매칭회로의 유무에 따른 전력 증폭기의 출력 전압 VO와 전류 iO
Fig. 16. The output voltage VO and the current iO depending on the presence or absence
of the matching circuit
그림17은 매칭 회로의 유무에 따른 전력 증폭기의 입력 전력 PIN을 나타낸다. 매칭 회로를 갖는 전력 증폭기는 매칭 회로가 없는 전력 증폭기에 비해서 입력 전력이 45%가량 감소하였으며 출력 전압 VO가 5[V]일 때 약 3.6[W]의 입력 전력이 감소하였다.
그림18은 매칭 회로를 갖는 전력 증폭기의 출력 전압 VO에 따른 전력 증폭기의 입력전력 PIN, 전력 증폭기의 소비전력 PPowerAmp, 스피커의 소비전력 PSpeaker를 나타낸다. 그림 14와 그림 18을 비교하면, 스피커의 소비전력 PSpeaker는 동일하지만 매칭 회로가 없는 전력 증폭기에 비해 매칭 회로가 있는 전력 증폭기의 소비전력 PPowerAmp이 크게 감소한 것을 알 수 있다.
그림. 17. 매칭 회로의 유무에 따른 전력 증폭기의 입력 전력
Fig. 17. The input power of power amplifier depending on the presence or absence of
the matching circuit
그림. 18. 매칭 회로를 갖는 전력 증폭기의 출력 전압 VO에 따른 입력 전력 PIN, 전력 증폭기 소비전력 PPowerAmp, 스피커의 소비전력
PSpeaker
Fig. 18. Input power PIN, power consumption of power amplifier and power consumption
of speaker according to output voltage VO of power amplifier with matching circuit
이상적인 상황에서는 부하 측의 무효 성분이 변하더라도 전력 공급 장치(전력 증폭기)와 부하의 총 소비 전력은 동일해야 한다. 하지만 부하 측의 무효
성분이 커짐에 따라서 전력 증폭기에서 부하 측으로 공급되는 전류의 크기가 더 커지게 되고, 이로 인해 전력 증폭기를 구성하는 소자들의 손실이 공급
전류 크기의 제곱에 비례하여 증가하게 된다. 따라서 그림 17과 그림 18을 통해 부하가 동일한 상황에서 매칭 회로를 추가한 전력 증폭기의 전력 효율이 높다는 것을 확인할 수 있다.
4. 결 론
고 지향성 음파 발생이 가능한 압전 박막형 트랜스듀서는 큰 용량성 리액턴스와 DC bias 전압을 인가해야 구동되는 특성을 갖는다. 이로 인해 기존의
전력 증폭기는 구동하기에 적합하지 못하며 전력 효율이 매우 낮다. 따라서 본 연구에서는 압전 박막형 트랜스듀서를 고효율로 구동할 수 있는 전력 증폭기를
제안한다. 구동 전압 및 구동 주파수에 따른 압전 박막형 트랜스듀서의 부하 특성을 분석하고 최적화 된 전력 증폭기를 선정하였다. 그리고 압전 박막형
트랜스듀서의 용량성 리액턴스를 보상할 수 있는 매칭 회로를 설계하여 전력 효율을 높였다. 제안한 전력 증폭기는 프로토타입으로 제작하여 실험을 통해
동작 특성을 검증하였다. 제안한 전력 증폭기는 에너지 수급 어려운 군사용 소나 시스템이나 다른 전력 증폭기의 설계 및 구현에 활용될 것으로 기대된다.
감사의 글
This work was supported by Samsung Research Funding Center of Samsung Electronics
under Project Number SRFC-IT1401-11.
References
Guigne J. Y., Rukavina N., Hunt P. H., Ford J. S., 1991, An acoustic parametric array
for measuring the thickness and stratigraphy of contaminated sediments, journal of
great lakes research, Vol. 17, No. 1, pp. 120-131
Park S.-J., Park S.-H., Kim S.-K., Kim and C.-H., 2010, Underwater Communication and
Oceanic Sensor Network Technology, Communications of KIISE, pp. 79-88
Je Yub, Lee Haksue, Moon Wonkyu, Kim Wonho, Joh Cheeyoung, 2008, The optimal design
method for parametric array sonar system, 23th Underwater Acoustics Symposium Proceedings,
pp. 107-112
Selfridge A., Lewin P.A., 2000, Wideband spherically focused PVDF acoustic sources
for calibration of ultrasound hydrophone probes, Ultrasonics, Ferroelectrics and Frequency
Control, IEEE Transactions on, Vol. 47, No. 6, pp. 1372-1376
Kang D., Moon W., 2009, A micro-machined source transducer for a parametric array
in air, J. Acoust. Soc. Am., Vol. 125, No. 4, pp. 1879-1893
Robert F. Coughlin, Operational Amplifiers and Linear Integrated Circuits, Prentice
Hall, Vol. 6th Edition.
Miguel Rodriguez, Pablo Fernandez-Miaja, Alberto Rodriguez, and Javier Sebastian,
2010, A Multiple-Input Digitally Controlled Buck Converter for Envelope Tracking Applications
in Radio frequency Power Amplifiers, IEEE Trans. on Power Electronics, Vol. 25, No.
2, pp. 369-381
Diaz D., Vasic M., Garcia O., Oliver J.A., Alou P., Prieto R., Cobos and J.A., 2012,
Three-level Cell Topology for a Multilevel Power Supply to Achieve High Efficiency
Envelope Amplifier, IEEE Trans. on Circuits and Systems, Vol. 59, No. 8, pp. 1-14
Vasic M., Garcia O., Oliver J.A., Alou P., Diaz D., Cobos and J.A., 2010, Multilevel
Power Supply for High- Efficiency RF Amplifiers, IEEE Trans. on Power Electronics,
Vol. 25, No. 4, pp. 1078-1089
Kim In-Dong, Nho Eui-Cheol, 2005, Module-Type Switching Rectifier for Cathodic Protection
of Under- ground and Maritime Metallic Structures, IEEE Trans. on Industrial Electronics,
Vol. 52, No. 1, pp. 181-189
Nho In-Dong, Kim Eui-Cheol, Kim Heung-Geun, Ko Jong Sun, 2004, A Generalized Undeland
Snubber for Flying Capacitor Multilevel Inverter and Converter, IEEE Trans. on Industrial
Electronics, Vol. 51, No. 6, pp. 1290-1296
Bae Jinho , Kim Won-Ho, 2011, Parametric Array Sonar System Based on Maximum Likelihood
Detection, Journal of the Institute of Electronics Engineers of Korea, Vol. 48, No.
TC-1, pp. 25-31
Kim Jin-Young , Kim In-Dong, Moon Wonkyu, 2017, Design of High-efficiency Power Amplifier
System for High-directional Speaker, The Transactions of the Korean Institute of Electrical
Engineers, Vol. 66, No. 8, pp. 1215-1221
Church D., Pincock D., 1985, Predicting the electrical equivalent of piezoceramic
transducers for small acoustic transmitters, IEEE Trans. Sonics Ultrason., Vol. SU-32,
No. 1, pp. 61-64
저자소개
2004년 부경대 공대 전기공학과 졸업
2006년 부산대 대학원 전기공학과 졸업(석사)
2014년 부경대 대학원 졸업(공박)
2014년~2017년 부경대 박사 후 과정
2017년~현재 LED-해양융합기술연구센터 책임연구원
1960년 8월 27일생
1984년 서울대 공대 전기공학과 졸업
1987년 한국과학기술원 전기 및 전자공학과 졸업(석사)
1991년 동 대학원 졸업(공박)
1991년~1996년 대우중공업 철도차량연구소 책임연구원
1997년~1998년 미국 Univ. of Tennessee Post Doc.
2004년~2005년 미국 Virginia Tech 방문교수
1996년~현재 부경대 전기공학과 교수
E-mail :
idkim@pknu.ac.kr
1984년 서울대학교 기계공학과 학사
1986년 한국과학기술원 석사
1995년 오스틴 주재 텍사스 주립대 박사
1996-1998 삼성종합기술원
1998년부터 포항공과대학교 기계공학과 교수로 재직중
관심분야는 전기-기계 결합 현상을 이용한 트랜스듀서로 압전 응용 디바이스 개발 및 연구에 집중. 미세가공기술을 이용한 다양한 트랜스듀서 연구에
참여 중임
Tel : 054-279-2184
E-mail :
wkmoon@postech.ac.kr