• 대한전기학회
Mobile QR Code QR CODE : The Transactions of the Korean Institute of Electrical Engineers
  • COPE
  • kcse
  • 한국과학기술단체총연합회
  • 한국학술지인용색인
  • Scopus
  • crossref
  • orcid

  1. (Dept. of Electrical Engineering, College of Engineering, Chosun University, Korea)
  2. (Dept. of Electrical Engineering, College of Engineering, Chosun University, Korea)



Direct Current Grid(DC Grid), Direct Current Circuit Breaker(DCCB), Inductor, Superconductivity, Superconductor Fault Current Limiter(SFCL)

1. 서론

전력 반도체 및 전력전자기술의 발전으로 직류 송배전에 대한 혁신적인 발전이 이루어지고 있다. 또한 직류 송전 및 배전을 계통에 적용할 경우 이론적으로 전력전송선로에 최대 허용전류의 도통이 가능하게 되어 장거리 전력전송이 가능하게 된다. 이러한 직류 송배전에 사용되는 전력변환 장치는 크게 전류형과 전압형으로 나뉜다. 전류형은 사이리스터 기반의 전력변환 장치이고 전압형은 IGBT, GTO기반의 전력변환 장치이다. 전류형의 경우 안정적인 운전을 위해서는 유효전력 변환에 상응하는 무효전력 변환이 이루어져야한다. 또한 필터의 규모가 대단히 크다. 반면에 전압형의 경우 무효전력과 유효전력의 제어가 각기 이루어지며 전류형에 비해 소규모로 필터가 제작이 가능하다. 이와 같은 이유로 현재 전압형을 이용하여 직류 송배전을 구축하려는 추세이다(1).

고장 발생 시 전류형 전력 변환기의 경우 DC 전류 제어 기능에 의해 고장 전류를 쉽게 차단할 수 있다. 반면에 전압형 전력 변환기의 경우 IGBT가 Turn-off 상태여도 Free-wheeling diode를 통해 고장 전류가 도통된다(2). 전압형의 전력변환 장치를 사용하는 직류 송배전의 고장 전류를 차단하고 계통의 신뢰성 및 안정성을 확보하기 위해서는 차단 기술이 필요하다. 하지만 DC 고장 전류는 자연적인 영점이 존재 하지 않아 차단 시 큰 아크가 발생한다. 이때 발생된 아크를 소호시키지 못하면 화재 발생 및 설비 기기 파손의 원인이 된다.

이에 다수의 기업에서는 반도체를 이용하여 아크 발생이 없는 반도체식 직류 차단기, 인위적인 영점을 발생 시켜 아크를 최소화하는 기계식 직류 차단기, 반도체 소자와 기계식 직류 차단기를 결합한 하이브리드 직류 차단 시스템이 개발 중에 있다. 반도체식 직류 차단기는 차단 시 큰 고장 전류로 인해 전력반도체 스위칭 소자들의 발열이 심하고 정상 시 스위칭 소자들로 인한 소비전력이 존재한다. 또한 차단 실패 시 고가의 컨트롤러들이 파손되어 막대한 경제적 손실이 발생한다.

인위적인 영점을 발생 시켜 차단하는 기계식 직류 차단기의 경우 차단기의 절연 내력 및 아크 소호의 한계로 인해 대용량 차단기를 만들기에는 부적합하다.

하지만 차단기에 유입되는 고장전류를 제한하여 차단한다면 차단 실패의 가능성을 현저하게 낮추고 차단기의 소손을 방지할 수 있다. 또한 차단기의 차단 실패 시 발생하는 피해를 최소화할 수 있다.

이에 본 연구팀은 초전도 한류기를 이용하여 기계식 직류 차단기의 부담을 최소화 시켜 차단 실패의 가능성을 현저하게 낮추기 위해 TSFCL이 적용된 차단 시스템을 제안하였다. 또한 이를 PSCAD/EMTDC(Power System Computer aided Design/ Electromagnetic Transients including Direct Current) 계통 해석프로그램 내에서 설계하여 고장 전류 차단 특성을 분석하였다.

2. TSFCL이 적용된 차단 시스템

2.1 TSFCL 동작메커니즘 및 설계

그림. 1은 TSFCL이 적용된 차단 시스템의 등가 회로도 이다. TSFCL은 그림. 1(a)와 같이 변압기와 초전도 한류기로 구성된다. 변압기는 식(1)을 통해 1차 코일과 2차 코일의 인덕턴스 값을 동일하게 설계하여 동일한 역기전력이 발생하도록 설계한다(3,4). 정상 시 변압기 1차측 코일에 정상 전류가 도통된다. 이는 주파수 성분이 없는 직류 전류이기 때문에 1차측 코일의 인덕턴스 및 전압이 발생하지 않으며 무손실 소자로 작용하여 전력소비가 없다. 이는 식(2)-식(3)을 통해 확인할 수 있다. 또한 1차 측 코일의 자속변화가 없기 때문에 2차 측 코일에 역기전력이 유기되지 않는다. 이로 인해 초전도 한류기는 정상 시 초전도 상태를 유지하므로 TSFCL은 정상 시에 전력소비를 하지 않는다.

그림. 1. TSFCL이 적용된 차단시스템의 등가회로

Fig. 1. The circuit of a interruption system with TSFCL

../../Resources/kiee/KIEE.2018.67.4.595/fig1.png

(1)
a = N 1 N 2 = E 1 E 2 = I 2 I 1

a = 턴 수

N1 = 1차 권수

N2 = 2차권수

E1 = 1차측 전압

E2 = 2차측전압

I1 = 1차측 전류

I2 = 2차측 전류

(2)
X L = 2 π f L [ Ω ]

XL = 리액턴스

f = 주파수

L = 인덕턴스

(3)
E = n Δ Φ Δ t [ V ]

E = 유기기전력

n = 턴수

t = 시간

계통에 지락 및 단락 사고가 발생하게 되면 고장 전류는 급격하게 상승하게 된다. 고장 전류로 인해 1차측 코일에 자속 변화가 발생된다. 1차측 자속 변화가 발생하면 식(4)-식(5)와 같이 1, 2차측 코일에 역기전력이 발생한다. 2차측 코일에 발생된 역기전력로 인해 초전도 한류기에 전류가 도통된다. 도통된 전류가 임계전류(Ic)를 초과하게 되면 초전도 한류기는 고임피던스 발생되게 된다. 초전도 한류기의 고임피던스로 인해 2차측에 유기된 전류의 값이 제한되며 2차측 코일에 자속 변화가 발생된다. 이때의 자속변화량 만큼이 1차측 코일에 쇄교하게 된다. 쇄교된 자속으로 유기된 전류는 주 선로의 고장 전류를 제한한다.

(4)
e 1 = 4 . 44 f N 1 Φ m [ V ]

e1 = 1차측 기전력

Φm = 자속

(5)
e 2 = 4 . 44 f N 2 Φ m [ V ]

e2 = 2차측 기전력

TSFCL에 적용된 초전도 한류기는 식(6)을 기반으로 설계되었다. 초전도체에 임계전류값 이상의 전류가 도통되면 수 ms 이내에 퀜치 동작이 이루어지며 이와 동시에 고임피던스를 발생시킨다. 이에 본 연구팀에서는 구조가 간단하고 변압기와 연계가 용이한 저항형 초전도 한류기를 변압기 2차측 회로에 적용하였다. 초전도체가 최대 퀜치 저항까지 도달하는 시간을 2 ms로 설정하였다. 표 1은 TSFCL에 적용되는 변압기와 저항형 초전도 한류기의 파라미터이다(5).

(6)
R S F C L ( t ) = 0 ( t < t q u e n c h i n g ) R m ( 1 - e x p ( - t / T S C ) ) 1 / 2 ( t q u e n c h i n g < t )

RSFCL = 초전도체 저항

Rm = 최대 퀜치 저항

t = 시간

TSC = 시간 정수

표 1. TSFCL의 파라미터

Table 1. Parameters of TSFCL

변압기

변압기 용량

15 [MVA]

누설 리액턴스

0.1099 [pu]

1차측 전압

15 [kV]

2차측 전압

15 [kV]

저항형 초전도 한류기

최대 퀜치 저항

2.5 [Ω]

시정수(TSC)

0.75 [ms]

2.2 TSFCL 시뮬레이션

그림. 2그림. 1에서 TSFCL만이 적용된 등가회로의 시뮬레이션 결과이다. TSFCL 만이 적용된 등가회로의 인가전압은 AC 계통의 22.9kV를 DC의 2회선으로 표현하기 위해 실효치인 15kV를 적용하였다. 선로저항(R0), 선로 인덕턴스(L0)는 각각 0.1Ω과 10mH로 설정하였다. 또한 부하를 14Ω으로 설정하여 정상 시 1kA가 도통되도록 설정하였다. TSFCL 내 초전도체의 임계전류 값은 3kA로 설정하였다. Fault는 단락 고장 발생 장치이다. 고장 발생은 0.1s에 Fault를 이용하여 모의하였으며, 고장 최대 전류는 13.4kA가 되도록 설정하였다.

그림. 2. TSFCL의 전류제한 특성 그래프[sections A-C]

Fig. 2. Diagram of current limiting characteristics of TSFCL

../../Resources/kiee/KIEE.2018.67.4.595/fig2.png

시뮬레이션 분석 결과, 고장 발생 전까지 1kA의 전류가 도통되는 것을 확인할 수 있다. 0.1s에서 단락 고장 모의 시 고장 전류는 급격한 상승을 보인다. 고장 전류 값이 초전도체의 임계전류값을 초과하게 되면서 초전도체의 고임피던스로 인해 고장 전류가 한류된다. TSFCL이 미 적용되었을 시 고장 전류는 최대 13.4 kA까지 상승하는 것을 확인할 수 있다. TSFCL이 적용되면 최대 고장 전류의 크기가 4.08 kA까지 제한되는 것을 확인할 수 있었다.

2.3 기계식 직류 차단기 동작메커니즘 및 설계

그림. 1(b)는 TSFCL이 적용된 차단 시스템의 기계식 직류 차단기 회로도 이다. 기계식 직류 차단기는 주회로, 정류 회로, 피뢰기로 구성된다. 그림. 1(b)의 If, Im, Ic, Ia는 각각 고장 전류, 주회로 전류, 정류 회로 전류, 피뢰기 전류를 의미한다. 주회로는 기계식 차단기 및 Arc 박스, 정류회로는 발산 진동 전류를 만들 수 있는 인덕터(Lc)와 캐패시터(Cc)로 구성된다. 마지막으로 피뢰기는 gap-less ZnO를 적용하였다(6).

Arc 박스 모델링은 기계식 직류 차단기의 인위적인 영점 발생을 고려하여 식(7) Mayr arc equation을 기반으로 설계하였다. Mayr are equation은 플라즈마 온도가 8000 K 보다 낮고 차단기 접점간의 차단 전류의 영점이 발생할 때 적용이 가능하다. 이 arc 특성을 적용함으로 실제 차단기의 아크 특성을 구현할 수 있다(7).

(7)
1 g d g d t = 1 τ ( U a r c I m P - 1 )

g = arc 컨덕턴스

τ = arc 시정수

U _{arc} = arc 전압

P = arc cooling power

사고 발생 시 고장전류는 기계식 차단기에 유입된다. 이와 동시에 기계식 차단기의 접점이 개방 동작을 시작한다. 차단기 접점 사이에는 큰 아크가 발생한다. 이 아크와 정류 회로의 LC과 CC로 인해 발산 진동 전류가 발생된다. 이 때 기계식 차단기에 흐르는 전류는 식(8)-식(9)에 의해 식(10)과 같이 발생한다.

(8)
L C d 2 I c d t 2 + d U a r c d I m d I m d t + 1 C C I c = 0

LC = 공진 회로 인덕턴스

CC = 공진 회로 커패시턴스

(9)
I m = I f - I c

(10)
I m = I f [ 1 + e - 0 . 5 L C ( d U a r c d I m ) t s i n ( 1 L C C C z t ) ]

발산 진동 전류가 발생되어 차단이 이루어지기 위해서는 식(10)의 상승 전압에 대한 아크 전압의 기울기(dUarc/dImain)의 값이 마이너스여야 한다. 또한 차단기 양단 전압이 빠르게 영점에 도달하기 위해서는 dUarc/dImain의 절대값이 커야한다(8). 위와 같은 조건을 만족하는 발산 진동 전류가 영점에 도달하게 되면 차단기 양단 접점은 완전 개방된다. 마지막으로 ZnO의 동작으로 과전압을 억제하고 차단 동작이 완료된다. 기계식 직류 차단기 및 arc 박스의 파라미터는 표 2와 같다.

표 2. 기계식 직류 차단기 및 Arc 박스 파라미터

Table 2. Parameters of the mechanical DC circuit breaker and Arc box

주 회로

Breaker capacity

1.5 [kA]

Arc cooling power

5000 [kW]

Time constant

0.3 [us]

공진 회로

Cc

3 [uF]

Lc

100 [uH]

피뢰기

ZnO

12.5 [kV]

3. TSFCL이 적용된 차단시스템의 시뮬레이션 및 분석

3.1 TSFCL이 적용된 차단 시스템 시뮬레이션 분석

그림. 3, 그림. 4그림. 1의 시뮬레이션 결과이다. 등가회로의 인가전압 및 선로저항(R0), 선로인덕턴스(L0), 부하, Fault는 앞서 설계된 등가회로와 동일하게 설계되었다. 또한 기계식 직류 차단기의 동작은 TSFCL과의 연계를 고려하여 10 ms 이후에 동작하도록 설정하였다.

먼저 그림. 3은 TSFCL 내 변압기 1, 2차측 코일 전압과 초전도체 퀜치 신호를 나타낸 그래프이다. A시점은 고장 발생 시점으로 0.1 s이다. 고장 발생 후 1차측 코일에 고장 전류로 인해 약 10.32 kV의 전압이 발생한다. 발생된 전압은 2차측 코일에 전류를 발생 시킨다. 이때 2차측 코일에 도통된 전류가 초전도체의 임계전류값을 초과하여 퀜치 동작이 이루어진다. 이 시점이 B이다. 초전도체의 퀜치 동작으로 인해 2차측 코일 전류가 제한되며 2차측 코일에 약 10.07 kV의 전압이 유기된다. C 시점은 0.11 s이며 이는 기계식 직류 차단기의 개방 동작이 시작하는 시점이다. 이때 변압기 1차측 코일에 D와 같은 현상이 발생한다. 이는 기계식 직류 차단기의 개방과 동시에 아크가 발생하여 차단기 개폐동작이 지연되는 현상이 발생하는 부분이다.

그림. 3. TSFCL 내 1, 2차측 권선 전압 및 초전도체 퀜치 시그널

Fig. 3. The primary and secondary winding voltage and superconducting signal in TSFCL

../../Resources/kiee/KIEE.2018.67.4.595/fig3.png

그림. 4는 제안된 차단 시스템 내 적용된 기계식 직류 차단기의 동작 특성을 나타낸 그래프이다. 차단기 동작 전에 TSFCL로 인해 한류 된 고장 전류 4.08kA가 기계식 직류 차단기로 유입된다. 고장 발생 10ms 이후에 차단기는 개방 동작을 수행한다. 이와 동시에 발생된 아크와 기계식 직류 차단기의 공진회로의 커패시터와 인덕터로 인해 발산 진동 전류가 발생한다. 발생된 발산 진동 전류는 최대 고장 전류의 약 2배가 되는 시점인 0.1127 s에서 영점을 형성한다. 이때 형성된 영점으로 인해 차단기는 완전 개방 상태가 된다. 차단기의 개방 동작이 완료 된 후 잔류 전류는 ZnO로 유입된다. 이러한 잔류 전류들은 ZnO를 통해 대지로 방전되어 0.1179s에서 차단 동작이 성공적으로 완료됨을 확인하였다.

그림. 4. TSFCL이 적용된 차단 시스템의 차단 특성 그래프 [section D]

Fig. 4. Characteristics of the interruption system with TSFCL

../../Resources/kiee/KIEE.2018.67.4.595/fig4.png

4. 결 론

본 논문에서는 DC 그리드의 신뢰도 향상 및 안정적인 동작을 위해 TSFCL이 적용된 차단 시스템을 제안하였다. 이는 고장 전류 발생 시 변압기 1, 2차 코일에 발생되는 자속의 변화에 따른 역기력과 초전도체의 quench 저항을 이용하여 고장 전류를 제한한다. 이로 인해 기계식 직류 차단기에 제한된 고장 전류가 유입됨으로 차단기의 아크 발생을 억제할 수 있다. 또한 차단기의 차단 가능 범위까지 전류를 제한함으로 차단기의 차단 실패 가능성을 현저히 낮출 수 있었다.

EMTDC/PSCAD를 이용하여 제안된 차단 시스템의 등가회로를 구성한 후 한류 및 차단 시뮬레이션을 한 결과, TSFCL의 변압기 1차 코일에 고장 전류가 도통됨과 동시에 저항형 초전도 한류기가 퀜치 되어 고장 전류의 크기가 약 69.55% 제한되는 것을 확인할 수 있었다. 이로 인해 기계식 직류 차단기는 8ms 이내에 차단이 완료됨을 확인할 수 있었다.

향후 DC 그리드 내 TSFCL이 적용된 차단 시스템이 접목되면 고장 전류로 인한 차단 실패 가능성을 현저하게 낮추고 그리드 내 보호기기의 소손을 줄일 수 있다. 또한 차단 시스템의 개발로 인해 DC 그리드의 상용화 및 안정적인 운용이 가능할 것으로 사료된다.

감사의 글

This research was supported by Korea Electric Power corporation [grant number: R16XA01]

References

1 
Franck Christian M., Oh PK, 2011, HVDC Circuit Breakers: A Review Identifying Future Research Needs, IEEE Transactions on Power Delivery, Vol. 26, pp. 998-1007DOI
2 
Ademi Sul, Tzelepis Dimitrios, Dyśko Adam, Subramanian Sankara, Ha Hengxu, 2016, Fault current characterisation in VSC-based HVDC systems, Development in Power System Protection 2016 (DPSP) 13th International Conference onDOI
3 
Martinez A., Diong B., Arunachalam S., Dulluru S., 2005, Arc fault management by solid state switches for enhanced automotive safety, Applied Power Electronics Conference and Exposition, 2005. APEC 2005. Twentieth Annual IEEEDOI
4 
Yao Xiu, 2017, Study on DC arc faults in ring-bus DC microgrids with constant power loads, Energy Conversion Congress and Exposition (ECCE), 2016 IEEEDOI
5 
Xiang Bin, Liu Zhiyuan, Wang Chuanchuan, Nan Zhenle, Geng Yingsan, Wang Jianhua, Yanabu Satoru, 2017, DC Interrupting with Self-excited Oscillation Based on Superconducting Current-Limiting Technology, IEEE Transactions on Power Delivery, Vol. PP, No. 99, pp. 1DOI
6 
Choi H. W., Jung B. I., Choi H. S., 2015, Analysis of the Operation Characteristics of the Flux Offset-Type Fault Current Limiter for Reinforcing the Safety of an Electric System, J Supercond Nov Magn, pp. 645-649DOI
7 
Jung J. B., Choi H. S., 2016, Characteristics of the magnetic flux-offset type FCL by switching component, KIASC, Vol. 18, No. 2, pp. 18-20Google Search
8 
Zheng Feng, Deng Changhong, Chen Lei, Li Shichun, Liu Yang, Liao Yuxiang, 2015, Transient Performance Improvement of Microgrid by a Resistive Superconducting Fault Current Limiter, IEEE Transactions on Applied Super- conductivity, Vol. 25DOI
9 
Mokhberdoran Ataollah, Carvalho Adriano, Leite Helder, Silva Nuno, 2014, A review on HVDC circuit breakers, Renewable Power Generation Conference (RPG 2014), 3rdGoogle Search
10 
Schavemaker P. H., Oh L., van der Slui, An improved Mayr- type arc model based on current-zero measurements [circuitbreakers], IEEE Transactions on Power Delivery, Vol. 15, pp. 580-584DOI
11 
Nakao H., Nakagoshi Y., Hatano M., Koshizuka T., Nishiwaki S., Kobayashi A., Murao T., Yanabu S., 2001, DC current interruption in HVDC SF/sub6/gas MRTB by means of self-excitedoscillationsuperimposition, IEEE Transactions on Power Delivery, Vol. 16, pp. 687-693DOI

저자소개

황 선 호 (Seon-Ho Hwang)
../../Resources/kiee/KIEE.2018.67.4.595/au1.png

1991년 5월 31일 생

2016년 조선대 전기공학과 졸업(학사)

2018년 동 대학원 졸업(공학석사)

Tel : 062-230-7054

E-mail : sunho7922@gmail.com

최 혜 원 (Hye-won Choi)
../../Resources/kiee/KIEE.2018.67.4.595/au2.png

1989년 10월 04일 생

2012년 조선대 전기공학과 졸업(학사)

2014년 동 대학원 졸업(공학석사)

2014~현재 동 대학원 박사 과정

Tel : 062-230-7054

E-mail : vjvldnjs@naver.com

정 인 성 (In-Sung Jeong)
../../Resources/kiee/KIEE.2018.67.4.595/au3.png

1987년 12월 11일 생

2012년 조선대 전기공학과 졸업(학사)

2014년 동 대학원 졸업(공학석사)

2018년 동 대학원 졸업(공학박사)

Tel : 062-230-7054

E-mail : no21park@hanmail.net

최 효 상 (Hyo-Sang Choi)
../../Resources/kiee/KIEE.2018.67.4.595/au4.png

1966년 2월 21일 생

1989년 전북대 전기공학과 졸업(학사)

1994년 동 대학원 전기공학과 졸업(공학석사)

2000년 동 대학원 전기공학과 졸업(공학박사)

현재 조선대 전기공학과 교수, 시민 르네상스 평생교육원 원장, 미래사회융합대학 학장

Tel : 062-230-7025

E-mail : hyosang@chosun.ac.kr