김동표
(Dong-Pyo Kim)
1iD
김경섭
(Kyung-Seob Kim)
1iD
정중채
(Jung-Chae Jeong)
†iD
-
(Dept. of Semiconductor System, Yeoju Institute of Technology, Korea.)
Copyright © The Korean Institute of Electrical Engineers(KIEE)
Key words
DRIE, Deep Silicon Via, ARDE, RF Source Power, FE-SEM
1. 서 론
최근 스마트 기기와 빅 데이터를 통한 대용량 데이터를 원활하기 처리하기 위하여 메모리 소자를 3차원으로 적층하는 3D 패키지가 다양한 분야에서 중요한
기술로 개발 되고 있다. 관통형 비아(through silicon via; TSV)를 사용하여 3차원 적층을 하면, 배선 길이가 짧아서 소비 전력이
적고, RC 지연 시간을 줄일 수 있으며, 적은 면적에 대용량의 메모리를 집적 할 수 있는 장점을 가지고 있어서 3D 패키징, 전력 반도체와 MEMS
센서 등 다양 분야에서 적용하고자 연구되고 있다(1-4). 3D 패키지 사용되는 TSV는 웨이퍼에 먼저 깊은 비아 (deep via)를 형성하고, 웨이퍼 뒷면을 화학적 기계적 연마 (chemical mechanical
polishing; CMP)하여 만들어지거나 먼저 웨이퍼를 얇게 제작하고, 웨이퍼를 식각하여 관통시킨다. 이와 같은 분야에 응용하기 위하여, 낮은
온도의 식각 마스크 제조 공 개발과 빠른 식각 속도, 높은 식각 선택비, 깨끗한 표면을 가지는 수직 식각 프로파일 특성을 가지는 식각 공정 개발이
요구 되고 있다.
수직 프로파일을 가지면서 깊은 실리콘 비아를 형성하기 위한 식각 공정은 DRIE (deep reactive ion etch) 장비와 SF 가스를 이용하여
Si 웨이퍼를 식각하는 단계와 C4F8을 이용하여 폴리머 보호층 형성 단계가 수초의 짧은 시간에 반복적으로 진행되는 Bosh 공정이 많이 이용되고
있다. Jansen과 Wu는 적절한 식각 속도와 보호층 형성을 통하여 고 종횡비 깊은 실리콘 비아를 형성 할 수 있다고 보고하였다(5-6). 식각 깊이가 깊어질수록 식각 속도가 감소하고, 측벽에 식각 부산물이 증착 되는 가능성이 높다. 이와 같은 특성을 종횡비 의존 식각 (aspect
ratio dependence etching ; ARDE)이라 한다.
DRIE 공정 중 발생하는 식각 결함 인 블랙 Si 또는 수직 줄무늬 (vertical striation)는 향후 박막 증착 공정에서 박막의 두께
균일도를 나쁘게 하고, 절연 박막의 전기적 절연 파괴 전압을 낮추어 소자 불량의 원인이 된다(7-12). DRIE를 이용한 실리콘 비아 식각 공정에서 해결 하여야 할 과제는 깊은 실리콘 비의 측벽 표면의 성능이다. 참고문헌(13-16)에서 깊은 실리콘 비아 표면의 상부에서 나타나는 수직 줄무늬는 PR 마스크의 침식에 의하여 형성된 패턴이 실리콘 웨이퍼에 전사되기 때문이고, 참고문헌(17)에서 100 nm 직경을 가지는 깊은 비아 형성 과정에서, 비아 중간에 수직 줄무늬가 관찰 되었는데, 이는 플로로 카본 라디칼의 증착에 의한 것이라
설명하고 있다. PR의 패턴 크기와 RF 소스 전력에 의한 연구는 없다.
본 실험에서는 DRIE 식각 장비를 이용하여 70 μm 이상의 깊은 실리콘 비아를 형성하는 동안 PR 마스크 패턴의 크기와 RF 소스 전력이 실리콘
웨이퍼의 식각 속도와 깊은 실리콘 비아의 측벽 표면 형상에 미치는 영향을 관찰하였다. 수직의 깊은 실리콘 비아 식각 공정은 DRIE 식각 시스템에서
실리콘 식각과 식각 보호층 증착을 반복적으로 이루어지는 Bosch 공정을 이용하여 수행하였다. 식각 마스크로는 10 μm 두께를 가지는 PR 마스크를
사용하였다. PR 마스크는 사각형 형상을 가지고 있으며, 패턴 크기는 10, 20, 30 와 40 μm이다. 실리콘의 식각 속도와 깊은 실리콘 비아의
측벽 형상은 FE-SEM을 이용하여 관찰하였다.
2. 실험 방법
본 실험에 식각 마스크로 PR를 사용하였고, PR 마스크의 두께는 10 μm이다. 그림 1은 본 실험에 사용된 포토 마스크와 PR 패턴의 레이아웃을 나타내고 있다. 원형 홀이 중심으로부터 사각 패턴으로 배열되어 있으며, 홀의 직경과 홀
사이의 간격 1:1이다. 그림으로 나타자이 않았으나, PR 포토 공정 후의 PR 마스크의 표면을 광학 현미경으로 관찰 한 결과 포토 마스크의 홀의
크기가 10 μm, 20 μm, 30 μm와 40 μm일 경우, 현상 공정 후 PR 마스크 홀의 직경은 각각 8.6 μm, 2.15 μm, 31.47
μm와 40.16 μm 이었다. 현상 후 포토 마스크의 패턴 크기는 약 10%의 변화가 관찰되었다.
그림. 1 포토 마스트와 PR 마스크 패턴 레이아웃
Fig. 1 Layout of photo mask and PR mask pattern
고 종횡비를 가지는 깊은 실리콘 비아의 식각 실험은 DRIE 식각 장비 (AMS200, Alcatel)와 Bosh 공정을 이용하여 수행하였다.
그림 2는 Bosch 공정의 개략도를 나타내고 있다. Si 웨이퍼에 대하여 빠른 식각 속도와 빠른 보호층 형성 특성을 이용하여 수직에 가까운 깊은 실리콘
비아를 형성 할 수 있다. 식각과 보호층 형성을 반복하기 때문에 깊은 실리콘 비아 표면에 스캘럽 (scallop)이 형성 된다. 전체 Bosch 식각
공정 시간은 17분이었다.
그림. 2 DRIE 식각 시스템에서의 Bosh 공정도
Fig. 2 Diagram of Bosch process in DRIE etch system
1) Si 식각 단계: SF 식각 가스를 사용하여 2초 동안 Si을 식각하였다. 이때, SF 가스 유량은 300 sccm, RF 바이어스 전력은 120
W, 공정 압력은 400 mTorr 이었다. RF 소스 전력은 1,700W ~ 2,300W 증가 시키면서 식각 실험을 하였다.
2) 보호층 형성 단계: CF 가스를 사용하여 1초 동안 증착하였다. CF 가스 유량은 200 sccm이고, RF 소스 전력은 2,000 W이고,
RF 바이어스 전력은 120 W이고, 공정 압력은 400 mTorr이다.
깊은 실리콘 비아 식각 공정 후 남은 PR 마스크는 동일한 DRIE 식각 장비에서 RF 소스 전력 800W와 산소를 이용하여 제거하였다. 깊은 실리콘
내부에 발생하는 블랙 Si 또는 측벽에 있는 수직 줄무늬 (vertical striation)의 관찰과 식각 속도 계산을 위하여 Si 웨이퍼를 절단한
후, 그 단면을 FE-SEM (Hitachi S-4300)를 이용하여 관찰 하였다.
3. 결과 및 고찰
DRIE 식각 장비와 PR 마스크를 이용하여 Si 웨이퍼에 깊은 실리콘 비아를 형성하였고, 이때 RF 소스 전력과 PR 패턴 홀 패턴의 크기가 식각
속도의 변화, 깊은 실리콘 비아의 상부 직경의 변화, 식각 프로파일 깊이와 측벽 표면의 변화에 미치는 영향을 FE-SEM을 이용하여 관찰 하였다.
그림 3은 PR 마스크 패턴의 크기와 RF 소스 전력에 따른 Si 식각 속도를 변화를 나타내고 있다. RF 소스 전력이 1,700 W이고, PR 마스트의
패턴 크기가 10 μm일 때, Si의 식각 속도는 4.3 μm/min으로 가장 느렸다. RF 소스 전력이 2,300 W이고, PR 마스트의 패턴 크기가
40 μm일 때, 평균 6.5 μm/min 가장 빨랐다.
그림 3에 나타난 바와 같이, RF 전력이 고정 되었을 때, PR 마스크 패턴의 크기가 40 μm에서 10 μm로 증가함에 따라, Si의 식각 속도가 약
1.5배 감소하였다. 이 결과는 참고문헌(13)에서 PR 마스크 패턴의 크기가 줄어들고 식각 깊이가 증가함에 따라서, Si 식각 표면에 도달하는 식각 종의 양이 감소하고, 식각 부산물의 확산 속도도
감소하게 되어, 그 결과 Si의 식각 속도는 감소하게 된다고 설명하고 있다. 이를 종횡비 의존 식각 특성(aspect ratio dependent
etching; ARDE)이라고 한다. PR 마스크 패턴의 크기가 10 μm일 때는, RF 소스 전력이 1,700 W에서 2,300 W로 증가 시켜도
Si의 식각 속도의 변화는 없었다. 그러나, PR 패턴의 크기가 20 μm~40 μm일 때, RF 소스 전력이 증가함에 따라서 Si의 식각 속도도
증가하는 경향을 나타내고 있다. 이 결과는 RF 소스 전력이 증가함에 따라서 플라즈마 내부에서 전자 밀도, 라디칼 밀도 및 이온의 밀도가 증가하여,
Si의 물리 화학적 식각 속도가 증가하였기 때문이다.
그림. 3 PR 패턴 크기와 RF 소스 전력에 대한 Si 식각 속도 변화
Fig. 3 Si etch rate variations as function of PR pattern size and RF source power
그림 4는 DRIE 식각 공정 후 남은 PR 마스크를 산소 플라즈마를 이용하여 제거 한 후 FE-SEM을 이용하여 측정한 Si 웨이퍼 표면에서의 깊은 실리콘
비아 상부 직경의 변화를 나타내고 있다.
그림 4에 나타난 바와 같이 PR 패턴 크기가 동일 할 때, RF 소스 전력에 따른 깊은 실리콘 비아의 상부 직경의 크기가 조금 차이가 나고 있으나, 이는
그 편차는 약 0.1 μm 이내로 적었다. 그림에서 나타나지 않았으나, RF 소스 전력이 2,500 W일 때, PR erosion 현상이 발생하였고,
또한 식각 후 깊은 실리콘 비아의 직경의 크게 증가하였으나, 이는 참고문헌
(13)에서 PR에 축전된 전자와 입사되는 이온이 각도를 가지고 있어서, PR 마스크의 가장자리가 먼저 식각되어 깊은 실리콘 비아의 상부의 직경의 크기가
증가한 것으로 사료된다. 본 실험에서는 RF 전력을 2,300W로 감소 시켰을 때, PR 마스크의 패턴과 깊은 실리콘 비아의 상부 직경의 크기의 변화가
거의 발생하지 않았다.
그림. 4 PR 패턴 크기와 RF 소스 전력에 대한 깊은 실리콘 비아의 상부 크기 변화
Fig. 4 The size variations at top of deep silicon via as function of PR pattern size
and RF source power
그림 5는 DRIE 식각 공정 후 남은 PR 마스크를 산소 플라즈마를 이용하여 제거 한 후 FE-SEM을 이용하여 측정한 Si 웨이퍼 표면에서의 실리콘 비아의
깊이 프로파일의 변화를 나타내고 있다.
그림 5에 나타난 바와 같이 PR 마스크 패턴 사이즈가 20 μm ~ 40 μm 일때, RF 전력이 증가 할수록 식각 프로파일의 깊이가 깊었고, 동일한 RF
소스 전력인 조건에서는 PR 패턴의 크기가 클 수록 식각 깊이가 깊었다. 이 결과는 전형적인 ARDE 식각 특성을 보여주는 증거이다.
그림. 5 PR 패턴 크기와 RF 소스 전력에 대한 깊은 실리콘 비아의 식각 깊이 변화
Fig. 5 Etch depth variations of deep silicon via as function of PR pattern size and
RF source power
그림 6은 RF 소스 전력이 1,700 W 인 조건에서 실리콘 웨이퍼를 식각 한 후, PR 마스크 패턴의 크기에 따른 식각 단면을 나타내고 있다.
그림. 6 RF 소스 전력 1,700 W 조건에서 식각된 깊은 실리콘 비아의 FE-SEM 단면 사진. PR 패턴 크기 (a) 10 μm, (b) 20
μm, © 30 μm and (d) 40 μm.
Fig. 6 The cross sectional FE-SEM images of deep silicon via etched at 1,700 W RF
source power as function of PR pattern size (a) 10 μm, (b) 20 μm, © 30 μm and (d)
40 μm.
그림 6에 나타난 바와 같이, PR 마스크 패턴의 크기가 10 μm에서 40 μm로 증가함에 따라서 실리콘의 식각 깊이는 75.2 μm에서 106 μm로
증가하였다. 아래 확대된 이미지에서 깊은 실리콘 비아의 측벽 표면에 스캘롭은 관찰 되고 있으나, 수직 줄무늬와 같은 식각 결함은 나타나고 있지 않다.
PR 마스크 패턴의 크기가 증가함에 따라서 Si의 식각 깊이는 증가하는 경향은 종횡비 의존 식각 특성으로 설명 할 수 있다.
그림 7은 RF 소스 전력이 2,000 W으로 Si를 식각 한 후, PR 마스크 패턴의 크기에 따른 식각 단면을 나타내고 있다. 그림 7에 나타난 바와 같이, PR 마스크 패턴의 크기가 10 μm에서 40 μm로 증가함에 따라서 Si의 식각 깊이는 76 μm에서 112 μm로 증가하였다.
아래 확대된 이미지에서 깊은 실리콘 비아의 측벽 표면에 스캘롭은 관찰 되었고, 또한 수직 줄무늬와 같은 식각 결함은 관측 되었다. PR 마스크 패턴이
40 μm에서 10 μm 좁아질수록, 수직 줄무늬가 비아의 깊은 곳 까지 형성 되었다. 깊은 실리콘 비아의 상부에서 관찰되는 수직 줄무늬는 참고문헌(13-15)에서 설명하는 바와 같이 10 μm의 높은 PR 마스크 두께에 의하여 DRIE 식각 과정에서 PR 마스크 침식이 발생하고, 이 패턴이 실리콘 웨이퍼에
전사되어 수직 줄무늬가 형성 된 것으로 사료된다. 그리고 PR 마스크 패턴이 좁은 조건에서 깊은 곳에 형성되는 수직 줄무늬는 참고문헌(16)에서 설명한 것과 같이 CF와 같은 플로르 카본의 재증착에 의하여 형성 되는 것으로 사료된다.
그림. 7 RF 소스 전력 2,000 W 조건에서 식각된 깊은 실리콘 비아의 FE-SEM 단면 사진. PR 패턴 크기 (a) 10 μm, (b) 20
μm, © 30 μm and (d) 40 μm.
Fig. 7. The cross sectional FE-SEM images of deep silicon via etched at 2,000 W RF
source power as function of PR pattern size (a) 10 μm, (b) 20 μm, (c) 30 μm and (d)
40 μm.
그림 8은 RF 소스 전력이 2,300 W으로 Si를 식각 한 후, PR 마스크 패턴의 크기에 따른 식각 단면을 나타내고 있다.
그림 8에 나타난 바와 같이, PR 마스크 패턴의 크기가 10 μm에서 40 μm로 증가함에 따라서 Si의 식각 깊이는 75 μm에서 114 μm로 증가하였다.
그림 8의 아래 확대된 이미지에서 스캘럽과 수직 줄무늬와 같은 식각 결함은 많이 관측 되었다. 이는 RF 소스 전력이 증가함에 따라서 PR 마스크의 침식이
증가하고 또한 높은 이온 밀도에 의한 CFx 와 같은 플로르 카본 라디칼의 형성이 증가하여 수직 줄무늬가 많이 형성 된 것으로 사료된다.
그림. 8 RF 소스 전력 2,300 W 조건에서 식각된 깊은 실리콘 비아의 FE-SEM 단면 사진. PR 패턴 크기 (a) 10 μm, (b) 20
μm, (c) 30 μm and (d) 40 μm.
Fig. 8 The cross sectional FE-SEM images of deep silicon via etched at 2,300 W RF
source power as function of PR pattern size (a) 10 μm, (b) 20 μm, (c) 30 μm and (d)
40 μm.
본 실험에서 깊은 실리콘 비아 표면에 스캘럽과 수직 줄무늬가 형성 되는 것이 관찰 되었다. RF 소스 전력이 증가 할수록 깊은 실리콘 비아 표면에서
수직 줄무늬가 많이 형성 되었다. 또한 동일한 RF 소스 전력 조건에서 PR 마스크 패턴의 크기가 작이 질수록 수직 줄무늬가 비아 깊은 곳까지 형성
되었다. 이와 같은 결과는 참고문헌
(13-17)에서 설명하는 바와 같이 PR 마스크의 침식과 CF와 같은 플로르 카본의 증착에 의한 것으로 사료된다.
4. 결 론
200 mm 실리콘 웨이퍼에 깊은 실리콘 비아를 형성하기 위한 식각 공정에서 PR 마스크 패턴의 크기와 RF 전력이 식각 속도, 식각 깊이 및 깊은
비아 측면의 표면에 미치는 영향을 관찰하였다. 실리콘 웨이퍼의 식각은 DRIE 식각 장비와 10 μm 두께를 가지는 PR 마스크를 이용하여 수행하였다.
RF 소스 파워를 1,700에서 2,300 W 증시키고, PR 마스크 패턴의 크기를 10 μm에서 40 μm로 증가 시켰을 때, 실리콘의 식각 속도는
4.66 μm/min에서 6.35 μm/min 증가 하였고, 식각 깊이는 75 μm 로 114 μm 깊어 졌다. 이와 같은 실험 결과는 종횡비 의존
식각 특성을 나타내고 있다. 1,700 W이 낮은 RF 소스 전력 조건에서 깊은 실리콘 비아의 측벽 표면에서의 수직 줄무늬가 관찰 되지 않았고, 식각과
보호층 증착에 의한 스캘롭이 관찰 되었다. RF 소스 전력이 2,300 W 높였을 때, 깊은 실리콘 비아의 측벽 표면에서 스캘롭과 더불어 수직 줄무늬
크기가 증가하였다. 이는 RF 소스 전력이 증가하면, 플라즈마 내의 전자와 이온 밀도가 증가하고, 그 결과 PR 마스크에 축적되는 전자 수도 증가하게
된다. 그 결과 높은 에너지를 가지는 이온에 의하여 PR 마스크에 수직 줄무늬가 형성되고, 이때 형성된 패턴이 실리콘 웨이퍼에 전사 되는 것이다.
또한 PR 마스크 패턴이 좁아질수록, 수직 줄무늬가 비아 깊은 곳까지 형성 되었다. 이 결과는 CF와 같은 플로르 카본의 증착하였기 때문이다. RF
소스 전력이 1,700W이고 바이어스 전압이 120W 일 때, 깊은 비아 표면에 스캘롭은 있으나, 수직 줄무늬가 없는 깊은 비아를 형성할 수 있었다.
References
Y. H. Loh, Y. S. Yang, 2012, Design of 100-V super- junction trench power MOSFET with
low on-resistanc, ETRI Journal, Vol. 34, No. 1, pp. 134-137
Y. H. Ham, D. P. Kim, K. H. Baek, K. S. Park, K. H. Kwon, L. M. Do, 2012, Analysis
of a metal filling and liner formation mechanism of the blind via with nano-Ag particles
for TSV (through silicon via) interconnection, Journal of Micromechanics and Microengineering,
075013, Vol. 22, No. 7
J. S. Park, D. H. Kang, S. M. Kwak, T. S. Kim, J. H. Park, T. G. Kim, S. H. Baek,
B. H. Lee, 2020, Low- temperature smoothing method of scalloped DRIE trench by post-dry
etching process based on SF6 plasma, Micro and Nano Systems Letters, 14, Vol. 8, No.
1
J. K. Perng, 2006, High aspect-ratio nanoscale etching in silicon using electron beam
lithography and deep reactive ion etching (DRIE) technique, Thesis, Georgia Institute
of Technology
H. V. Jansen, M. J. de Boer, S. Unnikrishnan, M. C. Lou- werse, M. C. Elwenspoek,
2009, Black silicon method X: a review on high speed and selective plasma etching
of silicon with profile control: an in-depth comparison between Bosch and cryostat
DRIE processes as a roadmap to next generation equipment, Journal of Micromechanics
and Microengineering, 033001, Vol. 19, No. 3
B. Wu, A. Kumar, S. Pamarthy, Journal of Applied Physics, 2010, High aspect ratio
silicon etch: A review, 051101, Vol. 108
P. Dixit, J. Miao, 2006, Effect of SF6 flow rate on the etched surface profile and
bottom grass formation in deep reactive ion etching process, Journal of Physics: Conference
Serires, Vol. 34, pp. 577-582
B. K. Yu, M. Y. Kim, T. S. Oh, 2012, Anisotropic wet- etching process of Si substrate
for formation of thermal vias in high-power LED packages, Journal of the Microelectronics
and Packaging Society, Vol. 19, No. 4, pp. 51-56
Y. C. Hsin, C. C. Chen, J. H. Lau, P. J. Tzeng, S. H. Shen, Y. F. Hsu, S. C. Chen,
C. Y. Wn, J. C. Chen, T. K. Ku, M. J. Kao, 2011, Effects of etch rate on scallop of
through-silicon vias (TSVs) in 200mm and 300mm wafers, 2011 IEEE 61st Electronic Components
and Technology Conference, pp. 1130-1135
S. P. Koirala, I. Awaah, S. L. Burkett, M. H. Gordon, 2011, Correlation of plasma
characteristics to etch rate and via sidewall angle in a deep reactive ion etch system
using Langmuir probe and optical emission spectroscopy, Journal of Vacuum Science
& Technology A, 011008, Vol. vo. 29, No. 1
T. Rowbotham, J. Patel, T. Lam, I. U. Abhulimen, S. Burkett, L. Cai, L. Schaper, 2006,
Back side exposure of variable size through silicon vias, Journal of Vacuum Science
& Technology B, Vol. 24, No. no 5, pp. 2460-2466
M. K. Hooda, M. Wadhwa, S. Verma, M. M. Nayak, P. J. George, A. K. Paul, 2010, A systematic
study of DRIE process for high aspect ratio microstructuring, Vacuum, Vol. 84, pp.
1142-1148
S. M. Choi, S. J. Hong, 2005, Use of hard mask for finer (<10 μm) through silicon
vias (TSVs) etching, Transactions on Electrical and Electronic Materials, Vol. vo.
16, No. 6, pp. 312-316
D. L. Goldfarb, A. P. Mahorowala, G. M. Gallatin, K. E. Petrillo, K. Temple, M. Angelopoulos,
2004, Effect of thin- film imaging on line edge roughness transfer to under- layers
during etch processes, Journal of Vacuum Science & Technology B, Vol. 22, No. 2, pp.
647-653
O. Joubert, P. Czuprynski, F. H. Bell, P. Berryyer, R. Blanc, 1997, Analyses of the
chemical topography of silicon dioxide contact holes etched in a high density plasma
source, Journal of Vacuum Science & Technology B, Vol. 15, No. 3, pp. 629-639
R. J. MacDonald, S. Goswami, R. Ruffalo, M. Edmond, C. Szymanski, 2021, Influence
of resist profile on DRIE sidewall morphology, Advanced Semiconductor Manufacturing
Conference (ASMC), 2021 32nd Annual SEMI, pp. 1-4
M. Oumura, J. Hashimoto, T. Adachi, Y. Kondo, M. Ishikawa, J. Abe, I. Sakai, H. Hayashi,
M. Sekine, M. Hori, 2019, Formation mechanism of sidewall striation in high- aspect-ratio
hole etching, Japanese Journal of Applied Physics, SEEB02, Vol. 58
저자소개
He received the Ph.D. degree in electrical and electronics engineering from Chung
Ang University, Korea in 2001.
From 1988 to 1998, he worked for Samsung Semiconductor.
Currently, he is an associate professor at Yeoju Institute of Technology.
His research interest is in package assembly process and Sn whisker.
E-mail : kkseob@yit.ac.kr
He received the Ph.D. degree in electrical and electronics engineering from Chung
Ang University, Korea in 2001.
From 1988 to 1998, he worked for Samsung Semiconductor.
Currently, he is an associate professor at Yeoju Institute of Technology.
His research interest is in package assembly process and Sn whisker.
E-mail : kkseob@yit.ac.kr
He received the Ph.D. degree in Metallurgical Engineering for the “Research on the
Cracking Behavior of Metals and Concrete by using Acoustic Emission” from Chungnam
University, Korea, in 2002.
He led the evaluation and management of materials and component technology development
projects, and developed materials and component industry policies, from 2003 to 2013,
at Korea Evaluation Institute of Industrial Technology (KEIT).
Currently, he is the Chief of the Industrial Policy Planning Department at Jeonnam
Technopark.
His research interest is in materials and component, green hydrogen, and net zero
strategies, which are equivalent to major industrial policies in Jeollanam-do.
E-mail : imbasak@ naver.com