박혜진
(Hye-Jin Park)
1iD
곽상신
(Sang-Shin Kwak)
†iD
-
(School of Electrical and Electronic Engineering, Chung-Ang University, Korea.)
Copyright © The Korean Institute of Electrical Engineers(KIEE)
Key words
Aluminum electrolytic capacitor, Remaining useful life(RUL), Accelerated aging experiment, Capacitance, Equivalent series resistor (ESR)
1. 서 론
알루미늄 전해 커패시터는 전력 변환 시스템에서 전압 평활, 고주파 성분 흡수와 같은 역할을 위해 사용된다. 전해 커패시터는 두 개의 알루미늄 금속판
사이에 전해액으로 이루어진 절연층을 가진 형태이다. 또한, 표면의 에칭을 통해 단면적을 넓히고 용량을 키우는 공정을 사용하고 있다. 이러한 구조,
제조 과정의 특징으로 인해 다른 커패시터에 비해 용량이 크고 저렴하게 제작할 수 있다는 장점으로 인해 많이 사용되지만, 비교적 낮은 신뢰성을 가지는
단점이 존재한다 (1). 낮은 신뢰성을 가지는 전해 커패시터는 전력 변환 시스템의 가장 큰 고장의 원인 중 하나로 언급된다 (2). 전해 커패시터는 단락, 개방, 마모와 같은 이유로 고장이 발생한다. 단락 고장의 경우에는 separator나 산화층의 절연 파괴로 발생하고, 개방
고장의 경우에도 유사하게 터미널이나 산화층의 파괴로 발생하는데 이는 대체로 제조 과정에서의 결함이나 불안정한 동작이 원인이다. 반면, 마모의 경우에는
전류 리플로 인한 온도 상승이 원인이 되는 전해질의 증발이나 주변 온도나 습도의 영향을 받아 열화 된다. 따라서, 전력 변환 시스템의 신뢰성을 높이기
위해 주변 환경에 의한 커패시터의 열화 정도를 파악하는 것이 중요하다. 커패시터의 상태 모니터링을 통해 노화로 인한 고장을 탐지하거나 남은 수명(RUL)을
예측해야 한다.
커패시터의 고장은 일반적으로 Capacitance나 ESR의 측정을 통해 탐지할 수 있다. 이 기법은 초기 Capacitance와 ESR을 기준으로
사용 후 변화하는 값의 비율을 통해 고장을 판단한다. 필터와 연산을 통해 ESR을 추정하고, 고장을 검출한다(3). 또한, Capacitance와 ESR의 변화를 실시간으로 감지하고 커패시터의 고장을 검출하는 알고리즘도 있다(4-5). 이렇듯 커패시터의 노화를 판단할 수 있는 파라미터의 변화를 통해 고장을 탐지하는 연구 결과가 존재한다.
전해 커패시터의 수명 예측은 통상적으로 동작 조건을 고려하여 계산한다. 시스템 내부에 위치한 커패시터에 걸리는 전압, 전류 리플, 온도의 조건에서
사용 가능한 동작 시간을 예측할 수 있다(6-9). 이를 고려하여 시스템에 사용할 커패시터로 적정 수명을 갖춘 제품을 선택할 수 있다. 이외에도 칼만 필터와 같은 필터를 사용하거나 데이터 피팅을
통해 수명을 추정하고, 남은 수명(RUL)을 계산하는 연구들이 진행되고 있다(10-12). 이러한 다양한 커패시터의 수명, 신뢰성과 관련된 연구를 위해 커패시터를 노화시키는 실험이 진행된다. 일반적인 컨버터 내부에서 실험이 진행되기도
하고, 가속 노화 실험을 활용하기도 한다 (13-18). 이렇듯 커패시터의 상태를 모니터링하기 위한 많은 연구가 진행되었다. 하지만, 기존의 커패시터의 수명을 계산하는 모델은 Capacitance와 ESR의
변화를 고려하지 않고, 시스템 동작 조건만을 고려한다. 또한, 커패시터를 사용하지 않은 상태에서 수명이 종료되는 시점만을 예상하여 이미 시스템 내부에서
동작되고 있는 커패시터의 상태는 고려하지 않는다는 단점이 있다. 즉, 각기 다른 커패시터에 대해서 동작 조건이 같다면 같은 수명으로 예상하는 것이다.
본 논문에서는 기존 모델의 단점을 보완하기 위해 기존 모델과 Capacitance와 ESR의 변화를 함께 고려하여 높은 정확도를 가지는 RUL 추정
알고리즘을 고안했다. 또한, 알고리즘의 성능을 확인하기 위해 가속 노화 실험을 통해 데이터를 수집했다. 실험을 통해 수집한 Capacitance와
ESR을 기존 모델을 사용하여 계산한 값과 비교하며 오차를 분석하고, MATLAB을 활용하여 데이터 피팅을 진행했다. 이 과정은 Capacitance와
ESR을 모두 사용하고, 각 노화 정도가 40 %, 60 %, 80 % 인 데이터를 통해 결과를 분석 비교했다. 그 결과, Capacitance와
ESR 모두 노화 정도가 큰 데이터를 사용할수록 높은 추정 정확도를 보였다. 또한, 온도 가속 노화 데이터보다 전압 충방전 데이터를 제안한 알고리즘에
적용하였을 때, 우수한 추정 성능을 보이는 것을 확인했다. 이는 데이터 피팅의 성능에 따라 추정 성능이 결정되는 것으로 예상할 수 있다. 또한, 이전의
파라미터 변화를 고려하여 미래의 값을 예측하기 때문에 더 높은 정확도를 기대할 수 있다.
2. 전해 커패시터 가속 노화 실험
전해 커패시터는 시스템 내부의 주변 온도, 커패시터 내부에서 발생하는 열, 커패시터에 걸리는 전압, 커패시터를 통해 흐르는 전류 리플의 영향으로 노화된다.
데이터 시트상의 정격 조건과 동일한 전압, 온도, 전류 리플의 조건에서 사용될 때, 데이터 시트상의 정격 수명이 고장의 기준이 된다. 그 수명은 짧게는
1000 h에서부터 길게는 10000 h 이상이고, 일반적인 컨버터 동작 조건에서는 그 수명이 더욱 길어진다. 본 논문에서는 보다 짧은 시간 내에
커패시터의 노화를 관찰하고, 조건에 따른 노화 형태를 살펴보기 위해 가속 노화 실험을 진행한다. 가속 노화 실험은 정격보다 가혹한 동작 조건으로 진행한다.
항온조를 통해 외부로부터 열을 가하는 온도 가속 노화와 전압이 완전히 충전되고 완전히 방전되는 과정을 반복하는 충방전 가속 노화를 진행한다.
2.1 온도 가속 노화
전력변환 시스템의 DC-link단에 위치한 전해 커패시터는 시스템이 동작할 때, 주변의 다른 소자에 의해 발생하는 외부 열과 커패시터의 전류 리플에
의해 발생하는 내부 열의 영향을 받는다. 그 과정에서 커패시터 내부의 전해액이 증발하게 되고, 내부 저항이 증가하게 된다. 온도는 커패시터의 노화에
큰 영향을 미치는 것 중 하나임을 고려하여 온도 스트레스를 통해 커패시터의 노화 실험을 진행했다. 실험에 사용된 커패시터는 정전용량 100 $\mu
F$, 정격전압 16 V를 가지는 SAMYOUNG사의 알루미늄 전해 커패시터이다. 이 커패시터의 정격 온도는 85 ℃이며, 높은 온도 스트레스를 가하기
위해 100 ℃의 고온에서 실험을 진행했다. 온도 가속 노화는 LCH-11G 항온조를 사용하여 진행하였으며, 커패시터를 고온과 상온에 반복적으로 노출시켰다.
그림 1은 온도 가속 노화 과정의 한 주기를 나타낸다. 상온(25 ℃)의 커패시터를 항온조에 위치하고, 온도를 100 ℃로 설정하면 T1의 시간동안 항온조가
가열된다. 이 시간은 약 80분이 소요된다. T2는 커패시터가 100 ℃의 고온에 노출되는 시간이며, 24~72 시간 사이로 지정했다. T2에서 지정한
시간이 종료되면 고온의 커패시터가 상온에 적응하도록 T3의 과정을 거쳤다. 이는 파라미터를 측정하는 과정에서 온도에 따른 파라미터의 변동을 최소화하기
위함이다. 충분한 시간 이후에 커패시터의 온도가 상온과 같아지면 커패시터의 Capacitance와 ESR를 측정하는 T4과정을 진행한다. 커패시터의
파라미터는 LCR meter (E4980A)를 사용하여 Capacitance는 120 Hz, ESR은 5 kHz의 주파수에서 측정했다. 이 과정은
커패시터의 노화가 진행되어 수명이 종료되었다고 판단되는 시점까지 진행했다. 그림 2는 커패시터의 노화 시간에 따른 파라미터 변화를 나타낸 그래프이다.
그림. 1. 온도 가속 노화 과정
Fig. 1. The process of temperature accelerated aging
그림. 2. 온도 가속 노화 파라미터 (a) Capacitance (b) ESR
Fig. 2. Temperature accelerated aging parameters (a) Capacitance (b) ESR
2.2 충방전 가속 노화
커패시터가 노화되는 원인 중 하나인 전압의 충전과 방전을 반복하며 가속 노화를 진행했다. 그림 3의 회로를 제작하여 커패시터의 전압을 충전, 방전했다. IGBT 2개를 스위치로 사용하여 주파수에 따른 ON/OFF를 제어했다. 충전 시 두 스위치를
ON하여 전압원이 커패시터와 연결되도록 하였고, 방전 시 두 스위치를 OFF하여 커패시터에 충전된 전압이 병렬 연결된 저항을 통해 방전되도록 했다.
실험에 사용된 커패시터는 정전용량 100 $\mu F$, 정격전압 16 V를 가지는 PANASONIC사의 알루미늄 전해 커패시터이다. 커패시터의 급격한
손상을 피하기 위해 16 V의 정격전압보다 낮은 값인 13 V로 전압 스트레스를 가했다. 또한, 전압이 충분히 충전되고 충분히 방전될 수 있도록 주파수를
300 Hz로 설정했다. 그림 4는 커패시터가 충방전 될 때, 커패시터 양단에 걸리는 전압과 커패시터를 통해 흐르는 전류 파형이다. 커패시터는 충방전이 시작되면 온도가 점차 증가하게
되고, 일정시간이 지나면 특정 온도에 도달하게 된다. 그림 5는 IR카메라를 통해 측정한 103 ℃의 최고온도에 도달한 커패시터이다. 충방전 시간은 30분~3시간 사이로 지정하고, 실험이 종료된 후에 커패시터를
회로에서 분리하여 상온에서 충분한 시간 유지시켰다. 커패시터의 온도가 상온과 같아지면 커패시터의 Capacitance와 ESR를 LCR meter를
통해 측정했다. 측정 주파수는 온도 가속 노화와 마찬가지로 Capacitance는 120 Hz, ESR은 5 kHz로 설정했고, 이 과정은 커패시터의
노화가 진행되어 수명이 종료되었다고 판단되는 시점까지 진행했다. 그림 6은 커패시터의 노화 시간에 따른 파라미터 변화를 나타낸 그래프이다.
그림. 3. 충방전 가속 노화 회로도
Fig. 3. Charge/discharge accelerated aging circuit diagram
그림. 4. 커패시터 충방전 상태의 (a) 전압 (5 V/div) (b) 전류 (5 A/div)
Fig. 4. Capacitor charge/discharge (a) voltage (5 V/div) (b) current (5 A/div)
그림. 5. 커패시터 충방전시 최대 온도
Fig. 5. Maximum temperature when charging and discharging capacitors
그림. 6. 충방전 가속 노화 파라미터 (a) Capacitance (b) ESR
Fig. 6. Charge/discharge accelerated aging parameters (a) Capacitance (b) ESR
3. 기존 커패시터 수명 추정 모델
현재 전해 커패시터의 수명 추정 모델들은 시스템 동작 시에 커패시터의 수명에 영향을 미치는 요소를 통해 수명을 추정한다. 이는 커패시터에 걸리는 온도,
전압, 전류 리플이다. 이중 세 가지 요소를 모두 고려하거나, 커패시터에 미치는 영향에 따라 또는 제조 회사에 따라 몇 가지만 고려하기도 한다. 각
요소의 영향을 모두 고려한 추정 모델은 식(1)을 통해 나타낼 수 있다(6-9).
식(1)에서 $L_{est}$ : 전해 커패시터의 추정 수명, $L_{0}$ : 데이터 시트상에서의 정격 수명, $K_{T}$ : 온도 계수, $K_{R}$
: 전류 리플 계수, $K_{V}$ : 전압 계수를 뜻한다. 또한, 각 요소의 계수들은 다음과 같이 나타낸다.
식(2)에서 $L_{0}$, $T_{0}$, $I_{R}$, $V_{R}$는 데이터 시트상의 정격 수명, 정격 최대 온도, 정격 전류 리플, 정격 전압을
뜻하고, $T_{h}$, $I_{A}$, $V_{A}$는 커패시터의 최대 온도, 동작 전류 리플, 동작 전압을 뜻한다. 전압 온도 계수의 k는 지수이며,
정격 전압과 동작 전압의 비율에 따라 결정된다. 이 모델을 사용하면 노화되지 않은 새로운 커패시터가 특정 조건에서 동작할 때, 사용 가능한 시간이
총 몇 시간인지 계산할 수 있다. 앞서 설명한 기존의 수명 계산 모델을 사용하여 본 논문에서 진행한 가속 노화 실험에서 사용된 커패시터의 수명을 계산해본다.
실제 실험을 통해 얻은 수명과 계산 값의 오차를 살펴보고, 그 오차를 줄이기 위한 방안을 제안한다.
표 1. 기존 수명 모델에 적용하기 위해 고려된 온도 가속 노화 조건
Table 1. The temperature accelerated aging conditions considered for application to
the conventional model
온도 가속 노화
|
온도
|
커패시터 정격
|
85 ℃
|
가속 노화 조건
|
100 ℃
|
표 2. 기존 수명 모델에 적용하기 위해 고려된 충방전 가속 노화 조건
Table 2. The charge/discharge accelerated aging conditions considered for application
to the conventional model
충방전 가속 노화
|
전압
|
온도
|
커패시터 정격
|
16 V
|
85 ℃
|
가속 노화 조건
|
13 V
|
103 ℃
|
표 3. 기존 모델과 실험을 통해 얻은 커패시터 수명
Table 3. Capacitor lifetime obtained through conventional models and experiments
|
기존 모델
|
실험 C
|
실험 ESR
|
온도 가속 노화
|
707 h
|
1200 h
|
696 h
|
충방전 가속 노화
|
965 h
|
107 h
|
60 h
|
표 1,
2는 두 가지 가속 노화 실험 실험에서 사용된 커패시터의 정격 조건과 실험의 동작 조건을 정리한 표이다. 이를 통해 기존 모델을 사용한 수명을
식(3),
(4)와 같이 계산할 수 있다.
식(3)은 온도 가속 노화 조건에 따른 수식으로 커패시터에 가해진 온도 조건만을 고려하여 수명을 계산했다.
식(4)는 충방전 가속 노화 조건에 따른 수식으로 커패시터에 가해진 충방전 전압과 온도의 영향을 고려하여 수명을 계산했다. 또한, 실험을 통해 Capacitance와
ESR 각각을 기준으로 실제 고장 시점을
표 3에 나타냈다. 이 시점은 Capacitance의 경우, Capacitance가 초기값에 비해 20 %가 감소한 시점, ESR의 경우, ESR이 초기값에
비해 100 %가 증가한 시점이다.
표 3에 나타난 계산 값과 실험 값의 오차는 온도 가속 노화의 경우 Capacitance는 70 %, ESR은 2 %이고, 충방전 가속 노화의 경우 Capacitance는
89 %, ESR은 94 %이다. 이를 통해 기존 모델을 통해 추정한 수명은 실제 노화와의 큰 차이를 보이는 것을 확인할 수 있다. 두 값 사이의
오차를 줄이기 위해 데이터 피팅을 활용한다.
4. 제안된 RUL 추정 알고리즘
본 논문에서 제안된 알고리즘은 기존의 전해 커패시터의 수명을 추정하는 모델을 활용하여 RUL을 추정한다. 그림 7은 Capacitance를 사용한 제안된 알고리즘의 전체적인 흐름도를 나타낸다.
그림. 7. Capacitance를 사용한 제안된 수명 추정 모델의 알고리즘
Fig. 7. Proposed algorithm of lifetime estimation model using capacitance
먼저, 실험을 통해 변화하는 커패시터의 파라미터를 측정한다. 커패시터의 온도가 안정된 상태에서 Capacitance와 ESR을 LCR meter를
사용하여 측정한다. 동시에 커패시터가 속한 시스템의 실험 동작 조건에 따라 기존 모델을 사용하여 수명 $L_{est}$ 을 계산한다. 이후 커패시터가
수명이 종료되었다고 판단하는 기준에 따라 Capacitance의 변화량($\triangle C$)이 20 %가 되는 지점이 기존 모델을 통해 계산한
이라 할 수 있다. 따라서,
식(5)의 빨간 식을 곱하여 $\triangle C$가 20 %가 되는 구간까지 수명을 가정한다.
앞선 두 과정을 통해 이론적으로 계산된 값과 실험을 통해 측정된 값을 얻을 수 있고, 두 값의 오차를 계산할 수 있다. 이 오차는 실험적으로 측정된
값이 존재하는 구간까지 계산할 수 있으며, 나머지 구간을 데이터 피팅을 통해 예측한다. 데이터 피팅에는
식(6)을 사용한다. 데이터의 노화 형태에 따라 $\triangle C$와 오차를 x축과 y축으로 지정한다.
데이터 피팅의 결과에 따라 $\triangle C=20%$ 이 되는 지점의 오차를 계산하고, 그 값을 $t_{error}$라 한다. 예측한 커패시터의
수명 종료 지점 $L_{end}$를 모델 계산 수명 $L_{est}$와 $t_{error}$의 차로 나타낼 수 있다. 이 결과에 따라 커패시터의 RUL은
$L_{end}$와 사용 시간 Time의 차로 계산할 수 있고, 과정을
식(7)로 표현할 수 있다.
ESR을 사용하여 커패시터의 RUL을 추정할 때도 같은 방식으로 진행할 수 있다. 다만
식(5)를 대신하여
식(8)을 사용하여 추정을 진행한다.
기존 수명 추정 모델과 비교하여 제안된 알고리즘은 수명이 종료되는 시점뿐만아니라 커패시터의 노화 정도에 따라 남은 수명이 얼마인지 추정이 가능하다는
장점이 있다.
4.1 온도 노화 데이터를 사용한 RUL 추정
온도 가속 노화를 통해 측정된 Capacitance와 ESR을 고안된 알고리즘에 적용했다. 노화 정도에 따라 추정 성능을 비교하기 위해 40 %,
60 %, 80 % 까지 노화된 데이터를 사용하여 추정 결과를 살펴보았다. 그림 8은 노화 시간에 따른 파라미터의 변화를 변화량으로 나타낸 그래프이고, 노화 정도에 따른 지점을 빨간 원으로 표기했다.
그림. 8. 온도 가속 노화에서 파라미터 변화량 (a) Capacitance (b) ESR
Fig. 8. Parameter change in temperature accelerated aging (a) Capacitance (b) ESR
그림. 9. Capacitance 노화 정도 60 % (a) 계산 값과 실험 값 (b) 오차
Fig. 9. Capacitance degree of aging 60% (a) Calculated value and experimental value
(b) Error
표 4. Capacitance 노화 정도에 따른 데이터 피팅 결과와 예측값
Table 4. Data fitting results and predicted values by capacitance aging degree
Capacitance
|
A
|
B
|
$t_{error}$
|
40 %
|
2.649
|
0.007674
|
473.2 h
|
60 %
|
8.77
|
-0.002477
|
-982.6 h
|
80 %
|
9.987
|
-0.00362
|
-636.4 h
|
그림 9는 노화정도 에서의 계산 값과 실험 값, 그리고 그 사이의 오차를 나타낸다.
그림 9(a)는 시간에 따른 노화 정도가 0 %에서부터 60 %까지인 Capacitance 변화량을 나타낸다. 이때, 파란색 선은 기존 모델과
식(5)를 통해 얻은 그래프이고, 주황색 선은 가속 실험을 통해 얻은 그래프이다.
그림 8(a)의 전체 노화 그래프와 비교하면 전체 중 60 %의 데이터로 구성되어 있는 것을 확인할 수 있다.
그림 9(b)는 파란색 선과 주황색 선의 차이를 나타낸 것이며, 이 데이터를 사용하여
식(6)에 데이터 피팅 한다. 그 후, 커패시터의 노화가 완료된 $\triangle C$가 20 %가 되었을 때의 값을 예측하면 -982.6 h의 값을
얻을 수 있다. 세 조건 중 일 경우의 그래프를 대표적으로 나타냈고, 세 가지 노화 정도의 오차 데이터 피팅 결과를
표 4에 표기했다.
그림. 10. ESR 노화 정도 60 % (a) 계산 값과 실험 값 (b) 오차
Fig. 10. ESR degree of aging 60% (a) Calculated value and experimental value (b)
Error
표 5. ESR 노화 정도에 따른 데이터 피팅 결과와 예측값
Table 5. Data fitting results and predicted values by ESR aging degree
ESR
|
A
|
B
|
$t_{error}$
|
40 %
|
-26.93
|
0.04004
|
-1476 h
|
60 %
|
-44.04
|
0.01414
|
-181.1 h
|
80 %
|
-53.49
|
0.001728
|
-63.6 h
|
그림 10는 노화정도 60 %에서의 계산 값과 실험 값, 그리고 그 사이의 오차를 나타낸다.
그림 10(a)는 시간에 따른 노화 정도가 0 %에서부터 60 %까지 인 ESR 변화량을 나타낸다. 이때, 파란색 선은 기존 모델과
식(8)를 통해 얻은 그래프이고, 주황색 선은 가속 실험을 통해 얻은 그래프이다.
그림 8(b)의 전체 노화 그래프와 비교하면 전체 중 60 %의 데이터로 구성되어 있는 것을 확인할 수 있다.
그림 10(b)는 파란색 선과 주황색 선의 차이를 나타낸 것이며, 이 데이터를 사용하여
식(6)에 데이터 피팅 한다. 그 후, 커패시터의 노화가 완료된 $\triangle ESR$이 100 %가 되었을 때의 값을 예측하면 -181.1 h의 값을
얻을 수 있다. 세 조건 중 60 %일 경우의 그래프를 대표적으로 나타냈고, 세 가지 노화 정도의 오차 데이터 피팅 결과를
표 5에 표기했다.
표 6. 온도 가속 노화 데이터의 수명 추정
Table 6. Lifetime estimation of charge/discharge accelerated aging experiment data
온도 가속 노화
|
40 %
|
60 %
|
80 %
|
C
|
234 h
|
1690 h
|
1344 h
|
ESR
|
2183 h
|
888 h
|
771 h
|
그림. 11. 온도 가속 실험 노화 시간과 추정 시간의 오차
Fig. 11. The error of temperature accelerated experiment aging time and estimated
time
온도 가속 노화 데이터를 제안 알고리즘에 적용해본 결과를
그림 11의 그래프를 통해 확인할 수 있다.
그림 11은 노화 정도에 따라 수집한 실험값과 알고리즘을 통해 추정한 값의 오차 절대값을 나타낸다. 노화 정도가 큰 데이터를 사용할수록 오차가 작고, 정확도가
증가하는 것을 확인했다. Capacitance의 경우 60, 80 %의 노화 정도 데이터는 기존 모델보다 높은 추정 정확도를 보였지만, 상대적으로
적은 데이터를 사용한 40 %의 경우는 낮은 정확도를 보였다. ESR의 경우에도 비슷한 결과를 보였다. 또한, 노화 과정에서 파라미터의 변화를 고려하여
점점 정확한 값을 추정해가는 것을 확인했다.
4.2 충방전 노화 데이터를 사용한 RUL 추정
그림. 12. 충방전 가속 노화에서 파라미터 변화량 (a) Capacitance (b) ESR
Fig. 12. Parameter change in charge/discharge accelerated aging (a) Capacitance (b)
ESR
충방전 가속 노화를 통해 측정된 Capacitance와 ESR을 고안된 알고리즘에 적용했다. 노화 정도에 따라 추정 성능을 비교하기 위해 40 %,
60 %, 80 %까지 노화된 데이터를 사용하여 추정 결과를 살펴보았다.
그림 12은 노화 시간에 따른 파라미터의 변화를 변화량으로 나타낸 그래프이고, 노화 정도에 따른 지점을 빨간 원으로 표기했다. 충방전 가속 노화의 파라미터
변화를 통해 온도 가속 노화에 비해 빠른 노화 속도를 보이는 것을 확인하며, 노화 방법에 따라 노화 속도와 경향이 다른 것을 확인했다.
그림. 13. Capacitance 노화 정도 60 % (a) 계산 값과 실험 값 (b) 오차
Fig. 13. Capacitance degree of aging 60% (a) Calculated value and experimental value
(b) Error
표 7. Capacitance 노화 정도에 따른 데이터 피팅 결과와 예측값
Table 7. Data fitting results and predicted values by capacitance aging degree
Capacitance
|
A
|
B
|
$t_{error}$
|
40 %
|
1.623
|
0.004206
|
597.1 h
|
60 %
|
2.799
|
0.002659
|
739.6 h
|
80 %
|
3.482
|
0.00218
|
801.9 h
|
그림. 14. ESR 노화 정도 60 % (a) 계산 값과 실험 값 (b) 오차
Fig. 14. ESR degree of aging 60% (a) Calculated value and experimental value (b) Error
표 8. ESR 노화 정도에 따른 데이터 피팅 결과와 예측값
Table 8. Data fitting results and predicted values by ESR aging degree
ESR
|
A
|
B
|
$t_{error}$
|
40 %
|
7.942
|
0.004295
|
589.8 h
|
60 %
|
14.14
|
0.00264
|
741.0 h
|
80 %
|
17.90
|
0.00212
|
811.5 h
|
충방전 가속 노화도 시간에 따른 노화 정도가 0 %에서부터 60%까지인 경우를 대표적으로 나타냈다.
그림 13는 Capacitance,
그림 14은 ESR 데이터를 사용한 경우를 나타낸다. 각 경우에서 세 가지 노화 정도의 오차 데이터 피팅 결과를
표 7,
8에 표기했다.
표 9. 충방전 가속 노화 데이터의 수명 추정
Table 9. Lifetime estimation of charge/discharge accelerated aging experiment data
충방전 가속 노화
|
40 %
|
60 %
|
80 %
|
C
|
368 h
|
226 h
|
163 h
|
ESR
|
375 h
|
224 h
|
154 h
|
그림. 15. 충방전 가속 실험 노화 시간과 추정 시간의 오차
Fig. 15. The error of charge/discharge accelerated experiment aging time and estimated
time
충방전 가속 노화 데이터를 제안 알고리즘에 적용해본 결과를
그림 15의 그래프를 통해 확인할 수 있다.
그림 15는 노화 정도에 따라 실험을 통해 수집한 노화 시간과 알고리즘을 통해 추정한 시간의 오차 절대값을 나타낸다. 노화 정도가 큰 데이터를 사용할수록 정확도가
증가하는 것을 확인했다. Capacitance와 ESR 모두 기존 모델을 사용한 계산보다 높은 정확도를 보였다. 온도 가속 노화의 경우와 비교해볼
때, 피팅에 사용하는 오차 데이터의 경향성이 뚜렷한 데이터일수록 정확한 추정을 보이는 것으로 예측할 수 있다.
5. Conclusion
본 논문에서는 가속 노화 실험을 통해 전해 커패시터의 RUL을 추정하는 알고리즘을 고안했다. 기존에 커패시터의 수명을 추정하기 위해 사용되는 모델을
기반으로 실제 실험값과의 오차를 감소하는 방안을 제안했다. 먼저, 커패시터의 노화에 큰 영향을 미치는 고온의 온도와 전압 충방전 조건에서의 가속 노화
실험을 진행했다. 온도 가속 노화 실험은 항온조를 사용하여 커패시터를 고온에 일정시간 노출시켰다. 전압 충방전 가속 노화 실험은 회로를 구성하여 커패시터에
전압이 충분히 빠른 속도로 충방전되도록 설계했다. 실험을 통해 노화 시간에 따른 Capacitance와 ESR의 변화를 측정하고, 그 데이터를 사용하여
커패시터의 수명 종료 시점을 추정했다.
제안된 알고리즘을 사용하여 커패시터의 RUL을 추정한 결과, 기존 모델에 비해 성능 측면에서 장점을 가지는 것을 확인했다. 기존 모델을 사용한 수명
계산은 전력전자 시스템의 동작 조건에 따라 수명이 끝나는 시점만 계산할 수 있다면, 제안된 알고리즘은 동작 중의 Capacitance와 ESR가 변화하는
과정을 고려하여 같은 조건에서 같은 종류의 커패시터를 사용하는 경우라도 각 커패시터의 특성에 맞는 추정이 가능하다는 장점이 있다. 온도 가속 노화
데이터의 경우 오차 그래프의 피팅 정확도가 떨어져 기존 모델보다 정확하지 않은 경우도 존재하지만, 충방전 가속 노화 데이터의 경우 기존 모델 보다
정확하게 추정하는 것을 확인했다. 또한, 노화 정도가 큰 데이터를 사용할수록 정확한 추정 성능을 띄는 것을 확인했다.
Acknowledgements
이 논문은 정부(과학기술정보통신부)의 재원으로 한국연구재단 (No. 2020R1A2C1013413) 및 2021년도 정부(과학기술정보통신부)의 재원으로
한국연구재단-기후변화대응기술개발사업(2021M 1A2A2060313)의 지원을 받아 수행된 연구로서, 관계부처에 감사드립니다.
References
J. Yang, 2013, Fault Diagnosis of DC Link Electrolytic Capacitors in Inverter, The
Transactions of the Korean Institute of Power Electronic, Vol. 18, No. 2, pp. 145-152
H. Wang, M. Liserre, F. Blaabjerg, 2013, Toward reliable power electronics: Challenges,
design tools, and opportunities, IEEE Trans. Ind. Elec. Magazine., Vol. 7, No. 2,
pp. 17-26
K. Son, 2009, On-line Failure Detection Method of DC Output Filter Capacitor in Power
Converters, Trans. Of KIEEP., Vol. 58, No. 4, pp. 483-489
Laadjal, Khaled, Mohamed Sahraoui, Antonio J. Marques Cardoso, 2020, On-line fault
diagnosis of DC-link electrolytic capacitors in boost converters using the STFT technique,
IEEE Transactions on Power Electronics., Vol. 36, No. 6
Huang, Shili, 2018, Accurate lifetime predication of aluminum electrolytic capacitor
considering equivalent series resistance variations, 2018 IEEE International Power
Electronics and Application Conference and Exposition (PEAC). IEEE, pp. 1-5
Ye-Ji Kim, Seok-Min Kim, Kyo-Beum Lee, 2020, Improving DC-link capacitor lifetime
for three-level photovoltaic hybrid active NPC inverters in full modulation index
range, IEEE Transactions on Power Electronics, Vol. 36, No. 5, pp. 5250-5261
Wang, Huai, Blaabjerg Frede, 2014, Reliability of capacitors for DC-link applications
in power electronic converters?An overview, IEEE Transactions on industry Applications,
Vol. 50, No. 5, pp. 3569-3578
A. R. Khandebharad, 2015, Real time remaining useful life prediction of the electrolytic
capacitor, 2015 International Conference on Information Processing (ICIP). IEEE, pp.
631-636
Marn-Go Kim, Young-Seok Jung, Nam-Ho Kim, 2019, Electrolytic Capacitor Lifetime Estimation
Method, Proceedings of the KIPE Conference. The Korean Institute of Power Electronics,
pp. 44-46
Rigamonti, Marco, 2015, Particle filter-based prognostics for an electrolytic capacitor
working in variable operating conditions, IEEE Transactions on Power Electronics,
Vol. 31, No. 2, pp. 1567-1575
Rigamonti, Marco, 2014, A particle filtering-based approach for the prediction of
the remaining useful life of an aluminum electrolytic capacitor, PHM Society European
Conference., Vol. 2, No. 1
Celaya, R. Jose, 2012, Towards a model-based prognostics methodology for electrolytic
capacitors: A case study based on electrical overstress accelerated aging, Int. J.
Progn. Health Manag, Vol. 3, No. 33
El Hayek, Antoine, 2018, Aging laws of electrolytic capacitors, Evolution of Functional
Performance and Expected Lifetime of Electrical Equipments (ELTEE), pp. 16-17
Zhou, Dao, Huai Wang, Blaabjerg Frede, 2017, Mission profile based system-level
reliability analysis of DC/DC converters for a backup power application, IEEE Transactions
on Power Electronics, Vol. 33, No. 9, pp. 8030-8039
Narale, B. Sagar, Verma Amit, Anand Sandeep, 2020, Accelerated Aging Method and Lifetime
Evaluation of Aluminum Electrolytic Capacitors for Power Electronic Application, 2020
IEEE Energy Conversion Congress and Exposition (ECCE). IEEE, pp. 3662-3669
Jano, Rajmond, Pitica Dan, 2011, Accelerated ageing tests for predicting capacitor
lifetimes, 2011 IEEE 17th International Symposium for Design and Technology in Electronic
Packaging (SIITME). IEEE, pp. 63-68
Kulkarni, S. Chetan, 2012, Accelerated aging experiments for capacitor health monitoring
and prognostics, 2012 IEEE AUTOTESTCON Proceedings. IEEE, pp. 356-361
Renwick, Jason, Chetan S. Kulkarni, Jose R. Celaya, 2015, Analysis of electrolytic
capacitor degradation under electrical overstress for prognostic studies, Proceedings
of the Annual conference of the prognostics and health management society, Vol. 6
저자소개
Hyejin Park received her B.S. degree in Electrical and Electronics Engineering from
Chung-Ang University, Seoul, Korea, in 2021; She is currently pursuing the M.S. degree
in electrical and electronics engineering with Chung-Ang University, Seoul, South
Korea. Her current research interest is estimating parameters in converters.
Sang-Shin Kwak received the Ph.D. degree in electrical engineering from Texas A&M
University, College Station, TX, USA, in 2005. From 1999 to 2000, he was a Research
Engineer with LG Electronics, Changwon, South Korea. He was also with Whirlpool R&D
Center, Benton Harbor, MI, USA, in 2004. From 2005 to 2007, he was a Senior Engineer
with Samsung SDI R&D Center, Yongin, South Korea. From 2007 to 2010, he was an Assistant
Professor with Daegu University, Gyeongsan, South Korea. Since 2010, he has been with
Chung-Ang University, Seoul, South Korea, where he is currently a Professor. His research
interests include design, modulation, and control of power converters, multilevel
converters, renewable energy systems, deep learning applied power conversion, and
reliability.