Mobile QR Code QR CODE : The Transactions of the Korean Institute of Electrical Engineers

The Transactions of the Korean Institute of Electrical Engineers

ISO Journal TitleTrans. Korean. Inst. Elect. Eng.

Main Menu

Journal Search

[

Research article

]

The Transactions of the Korean Institute of Electrical Engineers

KIEE Vol. 72, No. 12, p.1746-1752

ISSN (print) :

1975-8359

ISSN (online) :

2287-4364

Received : 8 October 2023Revised : 1 November 2023Accepted : 9 November 2023

DOI :

http://doi.org/10.5370/KIEE.2023.72.12.1746

Analysis on Protection Coordination of OCRs in Power Distribution System with SFCL

배전계통에 트리거형 한류기 적용시 과전류계전기 보호협조 분석

조유정 (Yoo-Jung Cho) ¹ 박민기 (Min-Ki Park) ¹ 임성훈 (Sung-Hun Lim) ^†iD

(Department of Electrical Engineering, Soongsil University, Seoul, South Korea.)

^†Corresponding Author : Department of Electrical Engineering, Soongsil University, Seoul, South Korea.

E-mail : superlsh73@ssu.ac.kr

License :

This is an Open-Access article distributed under the terms of the Creative Commons Attribution Non-Commercial License (http://creativecommons.org/licenses/by-nc/3.0/) which permits unrestricted non-commercial use, distribution, and reproduction in any medium, provided the original work is properly cited.(www.kiee.or.kr).

Abstract

As the requirement of the energy increases because the electric power industry has been growing, the fault current becomes higher. Variable countermeasures have been studied to reduce a fault current, since the fault currents influence other devices in a power distribution system. The superconducting fault current limiter (SFCL) is one of the solutions to limit the fault current with no loss in a normal period because the SFCL impedance only occurs during the fault time. However, the SFCL causes the trip delay of the over-current relays (OCR). The trip delay of OCR causes a negative impact on entire power distribution system and maximizes the power burden. In this paper, new OCR’s algorithm using impedance compensation is suggested to solve the operational delay of the OCRs. Algorithm of the OCR consists of all symmetrical impedance components derived from the voltages and currents of the power distribution system to prepare unsymmetrical and symmetrical ground faults. To prove the effectiveness of suggested method, the protection coordination between OCRs according to the SFCL installation was analyzed in 3 types of ground fault. The fault simulations for a power distribution system were carried out by using PSCAD/ EMTDC.

Key words

Impedance compensation, Over current relay (OCR), Power distribution system, Protection coordination, Superconducting fault current limiter (SFCL), Unsymmetrical ground fault.

1. 서 론

계통 내에서 전력 수요가 증가함에 따라 고장 전류는 차단기의 용량을 초과하고 있다. 이러한 고장전류를 효과적으로 제어하기 위해 초전도 한류기(Superconducting fault current limiter, SFCL)를 도입하기 위한 연구들이 진행되고 있다. 초전도한류기는 HTSC(High temperature superconducting) 소자의 특성을 이용하여 계통 내 고장전류를 효율적으로 감소시키는 특징이 있다. 초전도한류기는 다양한 종류가 있으며^(1-⁴⁾, 이 중 트리거형 한류기는 트리거 성질을 이용하여 고장 발생 시 한류기 내부에 있는 차단기가 전류를 우회하여 고장전류를 감소시킨다⁽¹⁾.

하지만, 한류기는 계통내 과전류계전기에 오부동작 또는 오동작을 발생시키는 문제를 야기하게 된다. 기존 연구에서는 과전류계전기 동작 특성식을 재구성하여 한류기로 인한 과전류계전기 오동작을 보정한다^(5-⁹⁾. 그러나 이전 알고리즘은 대칭 지락고장에만 적용할 수 있으며 비대칭 지락고장인 1선 및 2선 지락고장이 대칭 지락고장인 3선 지락고장보다 자주 발생하기 때문에 모든 종류의 지락고장을 고려해야 한다^(2,¹⁰⁾.

본 논문에서는 모든 종류의 지락고장에 적용할 수 있는 새로운 과전류계전기 동작 알고리즘을 제안한다. 해당 알고리즘은 대칭성분 임피던스와 지락고장 종류에 따라 다른 보정 상수로 구성되었다^(11-¹³⁾. 대칭 및 비대칭 지락고장에서 시뮬레이션은 PSCAD/EMTDC를 통해 진행하였다.

2. 계통 및 한류기 구성

2.1 계통 구성

구성한 계통은 그림 1과 같이 변압기, 선로, 부하, 과전류계전기(Over-current relay, OCR), 차단기(Circuit breaker, CB) 그리고 트리거형 한류기로 구성된다. OCR1, OCR2는 각각 차단기 CB1, CB2를 제어하며, 고장 위치에 따라 후비 그리고 전위 과전류계전기로 구분한다. OCR은 PT(Potential transformer)를 통해 3상 한류기 상전압(vSFCL)과 선로 상전압(vf)을 입력값으로 사용한다. 3상 선로전류(if1)는 CT(Current transformer)로 측정한다. 3상 전압 및 전류는 대칭 성분(정상, 영상, 역상)으로 변환 후 FFT(Fast fourier transform) 기법을 이용하여 각 대칭성분의 크기를 도출한다. 대칭성분 전류 및 전압의 크기는 OCR 동작 알고리즘을 재구성하는데 사용한다. 표 1은 계통의 파라미터를 나타낸다.

그림. 1. 전력계통 3선도

Fig. 1. Triple line diagram of power distribution system

표 1. 계통 파라미터

Table 1. Specifications of power distribution system

항목	값	단위
변압기	60 154/22.9	MVA kV
선로 임피던스	ZP=ZN=0.182+j0.391 Z0=0.518+j1.189	Ω/km Ω/km
전압원 임피던스	j4.15	Ω
선로 길이	Z1=Z2=5	km
부하	Load1=Load2=5	MW

2.2 트리거형 한류기

그림. 2. 삼상 트리거형 한류기 구성도

Fig. 2. Configuration of three phase trigger type SFCL

고장발생시 그림 2에서 트리거형 한류기에서 HTSC(High temperature superconducting) 소자 저항이 발생하면 제어회로(Control Circuit)가 차단기를 ON/OFF함으로써 전류를 우회하여 고장전류를 제한한다. 제어회로는 HTSC 소자 전압(VSC)과 전류제한 리액터(Current limiting reactor, CLR)의 전류(ICLR)를 입력값으로 받는다. 정상상태에서는 전류는 저항이 0인 HTSC 소자로만 흐른다. 고장 발생시, 고장 전류가 임계전류를 초과하게 되어 HTSC 소자는 최대값(5[Ω])으로 상승하고 전류는 HTSC 소자와 CLR로 흐른다. HTSC 소자 전압이 설정전압(VSet) 이하로 감소하면, 차단기가 열리도록 하여 고장전류는 CLR로 우회하고 HTSC 소자 저항은 전류가 흐르지 않아 0[Ω]이 된다. 고장이 제거된 후 고장전류가 CLR의 설정전류(ISet) 이하로 감소하면, 제어회로에 의해 차단기가 닫혀 전류가 다시 HTSC 소자로 흐른다. 트리거형 한류기의 파라미터는 표 2에 표시하였다.

표 2. 트리거형 한류기 파라미터

Table 2. Setting parameters of trigger type SFCL

항목	값	단위
VSet	0.5	kV
ISet	1	kA
HTSC 소자 최대 저항(Rn)	5	Ω
임계 전류(IC)	1	kA
CLR 임피던스	j1.6	Ω

3. 과전류계전기 동작 알고리즘

과전류계전기가 제어하는 차단기 CB는 트립 시간(Ttrip)을 구현할 수 있다. Ttrip 특성식은 수식 (2)와 (3)에 나타낸다. 수식 (3)에서 M은 선로 전류의 대칭성분들의 합의 절대값 (4)를 정격전류 및 선로용량을 고려한 전류탭(Ipickup)으로 나눈 값이다. TD는 타임레버, A, B 그리고 p는 계전기 상수이며 표 3에 설명한다. 전위계전기 OCR2는 고장 위치를 고려하여 후비계전기 OCR1보다 빨리 동작해야한다. 그리하여 과전류전기의 파라미터 Ipickup와 TD를 조절하여 OCR2의 트립시간이 OCR1보다 작아지도록 설정한다. 고장 발생 시 M이 1보다 커지면 차단기 CB는 동작하는데, 한류기를 연계할 경우 I1이 감소하여 트립 시간이 지연된다. 선로 전류의 역상 및 영상 성분(IN1, I01)은 3선 지락고장에서 0이다 ⁽¹⁴⁾.

(2)

$T_{trip}=TD\times\left(\dfrac{A}{M^{p}-1}+B\right)$

(3)

$M=\dfrac{I_{1}}{I_{"\pi "ckup}}$

(4)

$I_{1}=\left | I_{1}^{P}+I_{1}^{N}+I_{1}^{0}\right |$

제안한 과전류계전기 동작 특성식은 먼저 계통의 전압성분을 대입하여 임피던스 형태로 구성한다. 픽업전압(Vpickup)을 모선 상전압(Vf)으로 나눈 대칭성분값을 수식 (2)에 반영한다. 제안한 동작특성식은 대칭성분 임피던스 형태로 변환할 수 있으며 지락고장 종류에 대비하기 위해 고장별 서로 다른 상수 K를 곱한다. K는 표 3과 같이 서로 다른 값을 가지며, 그림 2한류기 내부에서 지락고장 종류에 따른 초전도소자의 동작 개수를 기준으로 잡는다. 수식 (5)부터 (7)은 대칭성분에 따른 3가지 특성식 M을 나타낸다. 대칭 성분별 Zf는 전체 선로 임피던스이며 모선 전압의 영상 및 역상 성분(VNf, V0f)은 3선 지락 고장에서 0이다.

(5)

$M_{V}^{P}=\dfrac{I_{1}^{P}}{I_{"\pi "ckup}}\left(\dfrac{KV_{"\pi "ckup}}{V_{f}^{P}}\right)=\dfrac{KZ_{"\pi "ckup}}{Z_{f}^{P}}$

(6)

$M_{V}^{N}=\dfrac{I_{1}^{N}}{I_{"\pi "ckup}}\left(\dfrac{KV_{"\pi "ckup}}{V_{f}^{N}}\right)=\dfrac{KZ_{"\pi "ckup}}{Z_{f}^{N}}$

(7)

$M_{V}^{0}=\dfrac{I_{1}^{0}}{I_{"\pi "ckup}}\left(\dfrac{KV_{"\pi "ckup}}{V_{f}^{0}}\right)=\dfrac{KZ_{"\pi "ckup}}{Z_{f}^{0}}$

수식 (8)은 (5)부터 (7)까지 모두 역수 취한 식을 더한 후 다시 역수화한 결과다. Rf는 선로의 저항성분이고 Xf는 선로의 리액턴스 성분이다.

(8)

$M_{IV}=\dfrac{1}{\dfrac{1}{M_{V}^{P}}+\dfrac{1}{M_{V}^{N}}+\dfrac{1}{M_{V}^{0}}}=\dfrac{KZ_{"\pi "ckup}}{Z_{f}^{P}+Z_{f}^{N}+Z_{f}^{0}}$ $=\dfrac{KZ_{"\pi "ckup}}{\left |\left(R_{f}^{P}+j X_{f}^{P}\right)+\left(R_{f}^{N}+j X_{f}^{N}\right)+\left(R_{f}^{0}+j X_{f}^{0}\right)\right |}$

(9)

$M_{Z}=\dfrac{KZ_{"\pi "ckup}}{\left |\begin{aligned}\left(R_{f}^{P}-R_{SFCL}^{P}\right)+j\left(X_{f}^{P}-X_{SFCL}^{P}\right)\\\begin{aligned}\left(R_{f}^{N}-R_{SFCL}^{N}\right)+j\left(X_{f}^{N}-X_{SFCL}^{N}\right)\\\left(R_{f}^{0}-R_{SFCL}^{0}\right)+j\left(X_{f}^{0}-X_{SFCL}^{0}\right)\end{aligned}\end{aligned}\right |}$

표 3. 과전류계전기 세부 사양

Table 3. Specifications of OCR

항목	값	단위
OCR1(후비)	TD1=0.2 Ipickup1=0.63	kA
OCR2(전위)	TD2=0.1 Ipickup2=0.504	kA
Vpickup	10.56	kV
A	39.85
B	1.084
p	0.95
K	1(3선 지락), 2(2선 지락), 3(1선 지락)

보정 알고리즘으로부터 한류기 영향을 없애기 위해 대칭성분 한류기 임피던스를 수식 (8)에서 제거한다. 수식 (9)는 새로운 과전류계전기 알고리즘 형태이며 동작 지연을 보정할 수 있다. 고장전에는 한류기 임피던스(RSFCL, XSFCL)는 0이다. 고장이 발생하면 저항 및 리액턴스 성분은 모두 값을 가진다. 한류기 내부 차단기가 열리기 전 HTSC 소자 저항값이 RSFCL가 되고, 차단기가 열린 후 고장 끝나기 전까지 CLR 성분이 XSFCL가 된다. 표 3은 과전류계전기 세부 사양을 나타낸다.

4. 결과 분석

그림 3부터 8까지 시뮬레이션 결과에서는 기존 과전류계전기 알고리즘 (3)과 새로운 알고리즘 (9) 구현을 비교한다. 전위 및 후비 과전류계전기와 트리거형 한류기는 서로 다른 지락고장에서 동작한다. 한류기를 제외할 때 결과는 점선에서 위 첨자 (no) 구별하며 한류기를 연계한 경우 위 첨자가 없으며 실선으로 나타낸다. 모든 지락고장은 0.3[s]에서 발생한다.

4.1 1선 지락고장

그림. 3. 1선 지락고장에서 M1과 M2를 이용한 고장 제한 결과. (a) 3상 선로 전류 (if1, if2), (b) M1과 M2, 적분 결과(INT1, INT2) 그리고 트립 신호, (c) HTSC 저항소자의 3상 전압(vabcSC)과 대칭성분 선로 전압 (vPN0feeder), (d) 대칭성분 한류기 전압(vabcSFCL)과 대칭성분 선로 전류 (iPN0f2).

Fig. 3. Fault limiting results using M1 and M2 in single line ground fault. (a) 3-phase feeder current (if1, if2), (b) Index M1 and M2, intergral signal (INT1, INT2) and trip signal, (c) Voltages of 3-phase HTSC resistances (vabcSC) and symmetrical sequence of feeder voltages, (d) Symmetrical sequence of SFCL voltages (vabcSFCL) and feeder currents (iPN0f2).

그림 3은 기존 과전류계전기 알고리즘 (수식 (3))을 적용했을 때 전류 및 전압파형과 과전류계전기 신호를 보여주고 있다. 그림 3(a)에서 0.3[s]에 고장이 발생했을 때 한류기가 없는 경우, OCR2는 트립 신호를 CB2에 전달하여 0.91[s]에 동작하여 고장을 차단하지만, 한류기가 연계된 경우에는 과전류계전기가 동작하지 않는다. 그림 3(b)에서 고장시간 동안 M1과 M2가 1보다 커지면 OCR 트립 시간의 적분값(INT1, INT2)을 수식 (2)에 의해 생성한다. 한류기가 없을 때 신호 INT2만 “1”에 근접하기 때문에 CB2만 동작하여 고장전류를 차단한다. 점선은 한류기가 없을 때 기존 과전류계전기 알고리즘(수식 (3))을 적용할 때 과전류계전기 신호이며 실선이 한류기를 설치된 때 결과다. 그림 3(c)는 HTSC 소자전압과 대칭성분 피더전압을 보여준다. HTSC 소자전압은 고장이 0.3[s]에 발생하자마자 HTSC 저항으로 인해 형성되고 그림 2내부 차단기에 의해 설정전압을 초과할 경우 전류는 리액턴스로 우회한다. 그림 3(d)는 대칭성분 선로전류 및 한류기 전압을 나타내고 있으며, 그림 3(c)와 그림 3(d)에서 대칭성분은 모두 새로운 OCR 알고리즘 (9)를 구현하는데 필요한 요소이다.

그림. 4. 1선 지락고장에서 MZ1과 MZ2를 이용한 고장 제한 결과. (a) 3상 선로 전류 (if1, if2), (b) M1과 M2, 적분 결과(INTZ1, INTZ2) 그리고 트립 신호, (c) HTSC 저항소자의 3상 전압(vabcSC)과 대칭성분 선로 전압 (vPN0feeder), (d) 대칭성분 한류기 전압(vabcSFCL)과 대칭성분 선로 전류 (iPN0f2).

Fig. 4. Fault limiting results using MZ1and MZ2 in single line ground fault. (a) 3-phase feeder current (if1, if2), (b) Index M1 and M2, intergral signal (INT1, INT2) and trip signal, (c) Voltages of 3-phase HTSC resistances (vabcSC) and symmetrical sequence of feeder voltages, (d) Symmetrical sequence of SFCL voltages (vabcSFCL) and feeder currents (iPN0f2).

제안한 새로운 알고리즘 (수식 (9))은 대칭성분 임피던스로 재구성하여 CB2의 동작지연을 보정한다 (그림 4). 수식 (9)에서 1선 지락고장 보정 상수(K)는 3이다. 그림 4(b)에서 OCR2 트립 시간은 0.90[s]이 되며 한류기가 없을 때 기존 과전류계전기 알고리즘을 적용한 결과(0.91[s])와 유사해진다. MZ2와 INTZ2도 한류기가 없을 때 기존 과전류계전기 알고리즘 결과(Mw/oI2와 INTw/oI2)와 근접하게 된다.

그림. 5. 2선 지락고장에서 M1과 M2를 이용한 고장 제한 결과. (a) 3상 선로 전류 (if1, if2), (b) M1과 M2, 적분 결과(INT1, INT2) 그리고 트립 신호, (c) HTSC 저항소자의 3상 전압(vabcSC)과 대칭성분 선로 전압 (vPN0feeder), (d) 대칭성분 한류기 전압(vabcSFCL)과 대칭성분 선로 전류 (iPN0f2).

Fig. 5. Fault limiting results using M1 and M2 in double line ground fault. (a) 3-phase feeder current (if1, if2), (b) Index M1 and M2, intergral signal (INT1, INT2) and trip signal, (c) Voltages of 3-phase HTSC resistances (vabcSC) and symmetrical sequence of feeder voltages, (d) Symmetrical sequence of SFCL voltages (vabcSFCL) and feeder currents (iPN0f2).

그림. 6. 2선 지락고장에서 MZ1과 MZ2를 이용한 고장 제한 결과. (a) 3상 선로 전류 (if1, if2), (b) M1과 M2, 적분 결과(INTI1, INTI2) 그리고 트립 신호, (c) HTSC 저항소자의 3상 전압(vabcSC)과 대칭성분 선로 전압 (vPN0feeder), (d) 대칭성분 한류기 전압(vabcSFCL)과 대칭성분 선로 전류 (iPN0f2).

Fig. 6. Fault limiting results using MZ1 and MZ2 in double line ground fault. (a) 3-phase feeder current (if1, if2), (b) Index M1 and M2, intergral signal (INT1, INT2) and trip signal, (c) Voltages of 3-phase HTSC resistances (vabcSC) and symmetrical sequence of feeder voltages, (d) Symmetrical sequence of SFCL voltages (vabcSFCL) and feeder currents (iPN0f2).

4.2 2선 지락고장

그림 5는 기존 과전류계전기 알고리즘 (수식 (3))을 적용했을 때 전류 및 전압파형과 과전류계전기 신호를 보여준다. 그림 5(a)에서 0.3[s]에 고장이 발생할 때 한류기가 없는 경우, OCR2는 트립 신호를 CB2에 전달하여 0.68[s]에 동작하며 한류기가 연계된 경우에는 0.82[s]에 고장을 차단한다. 그림 5(b)에서 고장시간 동안 M1과 M2가 1보다 커지면 OCR 트립시간의 적분값(INT1, INT2)이 수식 (2)에 의해 생성된다.

제안한 새로운 알고리즘 (수식 (9))은 임피던스 보정방법을 이용하여 CB2의 동작지연을 감소시킨다 (그림 6). 수식 (9)에서 2선 지락고장 보정 상수(K)는 2이다. 그림 6(b)에서 OCR2 트립 시간은 0.68[s]가 되며 한류기가 없을 때 기존 과전류계전기 알고리즘을 적용한 결과의 동작 시간과 동일하다.

4.3 3선 지락고장

그림. 7. 3선 지락고장에서 M1과 M2를 이용한 고장 제한 결과. (a) 3상 선로 전류 (if1, if2), (b) M1과 M2, 적분 결과(INTI1, INTI2) 그리고 트립 신호, (c) HTSC 저항소자의 3상 전압(vabcSC)과 대칭성분 선로 전압 (vPN0feeder), (d) 대칭성분 한류기 전압(vabcSFCL)과 대칭성분 선로 전류 (iPN0f2).

Fig. 7. Fault limiting results using M1 and M2 in triple line ground fault. (a) 3-phase feeder current (if1, if2), (b) Index M1 and M2, intergral signal (INT1, INT2) and trip signal, (c) Voltages of 3-phase HTSC resistances (vabcSC) and symmetrical sequence of feeder voltages, (d) Symmetrical sequence of SFCL voltages (vabcSFCL) and feeder currents (iPN0f2).

그림 7은 기존 과전류계전기 알고리즘 (수식 (3))을 적용했을 때 전류 및 전압파형과 과전류계전기 신호를 보여준다. 그림 7(a)에서 0.3[s]에 고장 발생할 때 한류기가 없는 경우, OCR2는 트립 신호를 CB2에 전달하여 0.63[s]에 열리게 하며 한류기가 연계된 경우에는 0.76[s]에 고장을 차단한다. 그림 7(b)에서 고장시간 동안 M1과 M2가 1보다 커지면 OCR 트립시간의 적분값(INT1, INT2)을 수식 (2)에 의해 생성한다. 제안한 새로운 알고리즘 (수식 (9))은 임피던스 보정방법을 이용하여 CB2의 동작지연을 감소시킨다 (그림 8). 수식 (9)에서 3선 지락고장 보정 상수(K)는 1이다. 그림 8(b)에서 OCR2 트립 시간은 0.62[s]가 되며 한류기가 없을 때 기존 과전류계전기 알고리즘을 적용한 결과(0.63[s])와 유사해진다.

표 4는 서로 다른 지락고장에서 2가지 과전류계전기 알고리즘을 적용한 트립 시간 결과를 보여준다. 한류기를 기존 과전류계전기 알고리즘(M, SFCL)에 적용하면(수식 (3)) 트립 시간을 지연한다. 하지만 새로운 과전류계전기 알고리즘 식 (9) (MZ, SFCL)는 트립 시간을 보정하여 한류기를 미적용한 기존 알고리즘(M, noSFCL)에 0.01[ms]차이로 근접해진다.

그림. 8. 3선 지락고장에서 MZ1과 MZ2를 이용한 고장 제한 결과. (a) 3상 선로 전류 (if1, if2), (b) M1과 M2, 적분 결과(INTI1, INTI2) 그리고 트립 신호, (c) HTSC 저항소자의 3상 전압(vabcSC)과 대칭성분 선로 전압 (vPN0feeder), (d) 대칭성분 한류기 전압(vabcSFCL)과 대칭성분 선로 전류 (iPN0f2).

Fig. 8. Fault limiting results using MZ1and MZ2 in triple line ground fault. (a) 3-phase feeder current (if1, if2), (b) Index M1 and M2, intergral signal (INT1, INT2) and trip signal, (c) Voltages of 3-phase HTSC resistances (vabcSC) and symmetrical sequence of feeder voltages, (d) Symmetrical sequence of SFCL voltages (vabcSFCL) and feeder currents (iPN0f2).

표 4. 고장 종류 및 알고리즘에 의한 트립 시간

Table 4. Trip time in different faults and algorithms

	1선지락[s]	2선지락[s]	3선지락[s]
M (noSFCL)	0.91	0.68	0.63
M (SFCL)	X	0.82	0.76
MZ (SFCL)	0.90	0.68	0.62

5. Conclusion

계통에서 비대칭 및 대칭 고장 발생 시 한류기로 인한 과전류계전기 동작 지연은 새로운 과전류계전기 알고리즘으로 개선할 수 있다. 본 알고리즘은 대칭성분 임피던스로 구성된 보정방법으로 재구성했으며 과전류계전기 동작시간은 한류기 미적용시 기존 알고리즘을 적용한 결과와 근접해진다. 새로운 과전류계전기 알고리즘은 지락고장 종류에 따라 결과가 다르며, 이는 보정상수 값이 고장종류에 따라 다르기 때문이다. 향후 비대칭고장에서 과전류계전기 방향성을 논의하여 다양한 형태의 계통에서 발생한 고장에 대비할 것이다.

Acknowledgements

This work was supported by project for Collabo R&D between Industry, University, and Research Institute funded by Korea Ministry of SMEs and Startups in 2023 (RS-2023-00226455).

References

Jiahui Zhu, Nan Zheng, Defu Wei, Miao He, Shuai Wang, Panpan Chen, Zhiyong Yan, Nov 2021, Experimental Tests of Critical Current and AC Loss for a Self-Triggering High Temperature Superconducting Fault Current Limiter (SFCL) With Magneto-Biased Field, IEEE Trans. Appl. Supercond., Vol. 31, No. 8

Yasuyuki Shirai, Member IEEE, Syo Noda, Kenta Yamabe, Keisuke Hattori, Jumpei Baba, Taichi Nishihara, Tanzo Nitta, Shinichi Kobayashi, Kenichi Sato, June 2013, Current Limiting Performance of Three-Phase Concentric Transformer Type SFCL at Unbalanced Fault Conditions, IEEE Trans. Appl. Supercond., Vol. 23, No. 3

Seok-Cheol Ko, Sung-Hun Lim, June 2016, Analysis on Magnetizing Characteristics Due to Peak Fault Current Limiting Operation of a Modified Flux-Lock-Type SFCL With Two Magnetic Paths, IEEE Trans. Appl. Supercond., Vol. 26, No. 4

Hanping Xu, Dongyin Zhang, Lei Chen, Yaxin Li, Yicong Wang, Ting Hu, Li Qiao, Cong WeiM. Young, Nov 2021, Coordination of Resistive SFCL and Additional Power Controller for Transient Stability Enhancement of Virtual Synchronous Generator, IEEE Trans. Appl. Supercond., Vol. 31, No. 8

Seung-Taek Lim, Sung-Hun Lim, June 2020, Analysis on Protective Coordination between Over-Current Relays with Voltage Component in a Power Distribution System with SFCL, IEEE Trans. Appl. Supercond., Vol. 30, No. 4

Raki Mahindara Vincentius, Felipe Celeita Rodriguez David, Pujiantara Margo, Priyadi Ardyono, Hery Purnomo Mauridhi, Muljadi Eduard, Feb 2021, Practical Challenges of Inverse and Definite-Time Overcurrent Protection Coordination in Modern Industrial and Commercial Power Distribution System, IEEE Trans. Appl. Supercond., Vol. 57, No. 1, pp. 187-197

Chhun Punleu, Priyadi Ardyono, Pujiantara Margo, Raki Mahindara Vincentius, 2020, Optimal Coordination of OCR with TCC Selection for Radial Industrial System Using Firefly Algorithm, International Seminar on Intelligent Technology and Its Applications (ISITIA), pp. 19-24

Lim Sung-Hun, Lim Seung-Taek, Aug 2019, Analysis on Coordination of Over-Current Relay Using Voltage Component in a Power Distribution System with a SFCL, IEEE Trans. Appl. Supercond., Vol. 29, No. 5

Sung-Hun Lim, Jin-Seok Kim, Myong-Hyon Kim, Jae-Chul Kim, June 2012, Improvement of Protection Coordination of Protective Devices Through Application of a SFCL in a Power Distribution System With a Dispersed Generation, IEEE Trans. Appl. Supercond., Vol. 22, No. 3

M. C. R Paz, R.G Ferraz, A.S Bretas, Leborgne, 2010, System unbalance and fault impedance effect on faulted distribution networks, Comput. Math. Appl., Vol. 60, pp. 1105-1114

S. J. Choi, S. H. Lim, 2019, Enhancement on the fault ride through capability of power distribution systems linked by distributed generation due to the impedance of superconducting fault current limiters, Energies, Vol. 12, No. 4810, pp. 1-18

Min-Ki Park, Sung-Hun Lim, Aug 2021, Impedance Compensation Method of Protective Relay for SFCL’s Application in a Power Distribution System, IEEE Trans. Appl. Supercond., Vol. 31, No. 5

Sung-Hun Lim, Min-Ki Park, Aug 2021, Analysis on Protection Coordination of OCRs Using Voltage Components for the Application of SFCL in a Power Distribution System with DG, IEEE Trans. Appl. Supercond., Vol. 31, No. 5

Electric Power Corporation Korea, 2006, Distribution Practical Ⅲ, Korea Electric Power Corporation Seoul Korea

저자소개

조유정 (Yoo-Jung Cho)

She received B.S. degree in electrical engineering from Soongsil University, Korea in 2019.

Her research interests are protection coordination using fault current limiter and over-current relay.

박민기 (Min-Ki Park)

He received B.S. and M.S. degrees in electrical engineering from Soongsil University, Korea in 2018 and 2020, respectively.

He is under a Ph.D degree in Soongsil university.

임성훈 (Sung-Hun Lim)

He received his B.S., M.S., and Ph.D. degrees from Chonbuk National Univ., Korea in 1996, 1998, and 2003, respectively.

Currently, he is a professor in the Dept. of Electrical Engi- neering at Soongsil Univ., Korea.

His research interests include protection coordination of protective relays and fault current limiter for protection of power distribution system linked with dispersed generation

KIEEThe Transactions of
the Korean Institute of Electrical Engineers

The Transactions of the Korean Institute of Electrical Engineers

ISO Journal TitleTrans. Korean. Inst. Elect. Eng.

Journal Search

Journal XML

Journal Information

배전계통에 트리거형 한류기 적용시 과전류계전기 보호협조 분석

Abstract

Key words

1. 서 론

2. 계통 및 한류기 구성

2.1 계통 구성

2.2 트리거형 한류기

3. 과전류계전기 동작 알고리즘

(2)

(3)

(4)

(5)

(6)

(7)

(8)

(9)

4. 결과 분석

4.1 1선 지락고장

4.2 2선 지락고장

4.3 3선 지락고장

5. Conclusion

Acknowledgements

References

저자소개

조유정 (Yoo-Jung Cho)

박민기 (Min-Ki Park)

임성훈 (Sung-Hun Lim)

Article Information (continued)

Key words

KIEEThe Transactions ofthe Korean Institute of Electrical Engineers

The Transactions of the Korean Institute of Electrical Engineers

ISO Journal TitleTrans. Korean. Inst. Elect. Eng.

Journal Search

Journal XML

Journal Information

배전계통에 트리거형 한류기 적용시 과전류계전기 보호협조 분석

Abstract

Key words

1. 서 론

2. 계통 및 한류기 구성

2.1 계통 구성

2.2 트리거형 한류기

3. 과전류계전기 동작 알고리즘

(2)

(3)

(4)

(5)

(6)

(7)

(8)

(9)

4. 결과 분석

4.1 1선 지락고장

4.2 2선 지락고장

4.3 3선 지락고장

5. Conclusion

Acknowledgements

References

저자소개

조유정 (Yoo-Jung Cho)

박민기 (Min-Ki Park)

임성훈 (Sung-Hun Lim)

Article Information (continued)

Key words

KIEEThe Transactions of
the Korean Institute of Electrical Engineers