2.1 인버터의 토폴로지와 제어 방식 분석

그림 1은 전력변환 드라이브 시스템에서 인버터의 기본적인 전력변환 회로 구성을 나타낸다. 각 상(A상, B상, C상)에는 각각 두 개의 IGBT가 연결되어 있으며, 총 6개의 IGBT로 구성된다. 3상 인버터는 DC 전원을 변환하여 3개의 AC 전력을 공급하며, 출력 전력은 동일한 진폭과 주파수를 가지며, 위상차는 120도를 유지한다.

그림 1. 전력변환 드라이브 시스템- 인버터의 구성

Fig. 1. Inverter circuit diagram in power conversion drive system

그림 2는 3상 인버터의 제어부 구조를 보여준다. 먼저, 3상 전류($i_{a}$, $i_{b}$, $i_{c}$)는 3상 고정 좌표계에서 2상 회전 좌표계로 변환되어 제어의 용이성을 높인다. 변환된 dq 전류 $i_{d}$, $i_{q}$는 $I_{dref}$, $I_{qref}$의 기준 값과 비교되어 오차가 발생하며, PI 제어기를 통해 보정된다. 이후 보정된 값은 다시 dq 좌표계에서 abc 좌표계로 변환되어 최종적으로 3상 전압($V_{a},\: V_{b},\: V_{c}$)이 출력된다. 이 출력 전압은 PWM 생성기로 전달되어 인버터의 IGBT를 제어하는 데 사용된다.

그림 2. SPWM 방식이 적용된 3상 인버터의 제어 블록도

Fig. 2. Control block diagram of a three-phase inverter using SPWM method

2.2 상 절체의 기본 구조

3상 인버터는 3개의 상을 각각 제어하는 인버터와 2개의 상을 제어하고 중성점을 연결하여 제어할 수 있는 인버터로 나뉜다. 2개의 상과 중성점을 이용하여 제어하는 방법을 상 절체 방식에 적용하여 Power Relay1,2를 통해 고장난 상을 단락시키고 Power Relay3를 이용하여 DC 링크 커패시터에 중성점을 연결하여 전력 공급을 지속시킨다. 또한, 고장난 상을 절체하기 위한 Power Relay 제어 알고리즘은 그림 4와 같이 표현된다.

그림 3. 고장시 상이 절체 되는 과정 (a) 상 절체 전 (b) 상 절체 후

Fig. 3. The process of phase trasnfer method in case of a fault (a) Before phase trasnfer method (b) After phase trasnfer method

그림 4. 고장 안정성 확보를 위한 파워 릴레이 제어 알고리즘

Fig. 4. Power relay control algorithm to secure failure stability

2.3 3상 인버터의 상 절체 과정 및 기존의 3상 인버터와 제어 방식 비교

그림 5는 상 절체 방식을 위하여 파워 릴레이가 적용된 3상 인버터 회로를 보여준다.

그림 5. 상 절체 방식을 위한 파워 릴레이가 적용된 3상 인버터의 회로도

Fig. 5. Circuit diagram of a three-phase inverter with power relay for phase trasnfer method

각 상은 정상적으로 작동하고 있으며, 전류가 정상적으로 흐르고 있다. 고장이 발생하기 전에는 기존의 3상 2-level 인버터 방식으로 모든 상이 제어되고 있으며, 중성점은 연결되지 않은 상태다. 그림 6은 C상에 고장이 발생한 후 상 절체가 이루어진 상태를 나타낸다. 이때 C상은 중성점으로 연결되며, 나머지 두 상(A상과 B상)은 계속해서 전력을 공급받는다. 상 절체 방식이 적용되어 상 전환이 이루어진 후에도 남은 상들에서 전력 공급이 지속되도록 설계되었다.

그림 6. 3상 인버터의 상 절체 이후 회로도

Fig. 6. Circuit diagram after phase trasnfer method of 3-phase inverter

그림 7. SPWM 방식이 적용된 3상 인버터의 상 절체를 위한 제어 블록도

Fig. 7. Control block diagram for phase trasnfer method of a three-phase inverter using SPWM mode

그림 7은 3상 2-Level 인버터의 SPWM 제어 방식에서 C상의 상 절체가 진행될 때의 제어 방식을 나타낸다. dq에서 abc로의 변환이 완료된 후, 절체된 C상의 전압 값 $V_{a}- V_{c}$와 $V_{b}- V_{c}$ 를 기준으로 PWM 신호가 생성된다. 이를 통해 2개의 상과 중성점이 연결된 상태에서 3상 인버터를 제어하게 된다.

3.1 실험을 위한 하드웨어 설계

본 실험은 3상 2-Level 인버터에서 상 절체 동작을 검증하기 위한 하드웨어 설계를 포함한다. 그림 4와 그림 5에서 보여준 Power Relay를 적용한 상 절체 회로도를 기반으로 하드웨어가 제작되었으며, 표 1에 나와 있는 파라미터를 적용하여 실험을 수행하였다. 이 실험의 목적은 고장 발생 시 상 절체 방식을 이용하여 두 개의 상과 중성점 연결 방식으로 전환되는 과정을 분석하고, 릴레이의 지연 시간이 시스템의 동작에 미치는 영향을 평가하는 것이다. 주요 하드웨어 구성 요소로는 DSP TMS320F28335 프로세서, Current Sensor(LA-25P), 40[A]급의 파워 릴레이(AHES4291), R-L 부하, 100[A]급의 IGBT(SKM100GB12T4) 등이 사용되었으며 이들을 통해 실시간으로 상 절체 과정을 제어하고 분석할 수 있었다. 또한 실험에서 고장난 상을 C상으로 가정하였다.

그림 8. 실험 환경

Fig. 8. Experimental environment

3.2 실험을 위한 이론적 동작

그림 9. 상 절체 방식이 적용되기 전과 후를 나타낸 파형 (a) R-L 부하의 C상 상전압 파형, (b) 3상 교류 파형

Fig. 9. Waveforms showing before and after the phase trasnfer method is applied

실험의 이론적 동작은 전압 변동 안정화와 전력 공급 지속을 위해 고장난 상을 분리한 후, 중성점을 연결하여 상을 전환하는 것이 핵심 동작이다. 그림 9는 상 절체 방식이 적용되어 상이 전환되는 과정을 나타낸다. 그림 4와 같은 알고리즘을 이용하여 Power Relay1과 Power Relay2를 동시에 동작시켜 고장난 상을 분리하고 이후 Power Relay3이 동작하여 중성점과 연결 시킴으로써 A상과 B상 그리고 중성점 연결을 통한 안정적인 전력 공급이 지속된다. 이러한 고장 안정성 확보를 위한 파워 릴레이 제어 알고리즘은 시스템의 신뢰성을 높이고 전력 공급을 안정화 시키는 데에 중요한 역할을 한다.

4.1 파워 릴레이 간의 동작 지연을 적용한 실험

이 실험에서는 3상 2-Level 인버터에서 상 절체 시 릴레이 동작 간 발생하는 동작 지연이 시스템에 미치는 영향을 분석하였다. 동작 지연 시간은 스위칭 주파수 20[kHz]를 기준으로 설정되었으며 최소 동작 지연 시간인 2.2$[ms]$부터 2.5$[ms]$, 2.8$[ms]$, 3.4$[ms]$의 지연 시간이 파워 릴레이에 적용되었다. 실험은 DSP TMS320F28335 프로세서를 사용하여 릴레이 동작 간 지연시간을 부여하고 Power Relay1과 Power Relay2는 동시에 열리고 Power Relay3은 동작 지연 시간이 적용 후 A접점으로 구성해 닫히는 방식으로 진행되었다. 실험을 통해 각 지연된 시간의 값에 따른 과도 상태, 전류 제한, 실제로 동작이 지연된 시간 및 최대 오버슈트 값을 측정하였다.

그림 10은 DSP TMS320F28335에서 최소 동작 지연 시간을 적용했을 때의 파형을 나타낸다. 과도 상태의 시간은 2.2$[ms]$으로 나타났다. 실험 결과, 최대 오버 슈트는 1.24[A]로 측정되었고, 지연 시간 이후 Power Relay3가 동작하여 중성점이 연결되기 전까지 과도 상태가 유지되는 것을 확인했다.

그림 10. 파워 릴레이의 동작 지연 시간이 2.2$[ms]$일 때의 파형 (a) R-L 부하의 C상 상전압 파형, (b) 3상 교류 파형

Fig. 10. The waveform when the power relay's operation delay time is 2.2 $[ms]$(a) Phase C voltage waveform of the R-L load, (b) 3-phase AC waveform

그림 11은 파워 릴레이의 동작 지연 시간을 2.5$[ms]$를 적용했을 때의 파형을 나타낸다. 실험 결과, 최대 오버 슈트 1.23[A]로 측정되었고, 지연 시간 이후 Power Relay3가 동작하여 중성점이 연결되기 전까지 과도 상태가 유지되는 것을 확인했다.

그림 12는 파워 릴레이의 동작 지연 시간을 2.8$[ms]$를 적용했을 때의 파형을 나타낸다. 실험 결과 최대 오버 슈트 1.44[A]로 측정되었고, 지연 시간 이후 Power Relay3가 동작하여 중성점이 연결되기 전까지 과도 상태가 유지되는 것을 확인했다.

그림 11. 파워 릴레이의 동작 지연 시간이 2.5$[ms]$일 때의 파형 (a) R-L 부하의 C상 상전압 파형, (b) 3상 교류 파형

Fig. 11. The waveform when the power relay's operation delay time is 2.5 $[ms]$. (a) Phase C voltage waveform of the R-L load, (b) 3-phase AC waveform

그림 12. 파워 릴레이의 동작 지연 시간이 2.8$[ms]$일 때의 파형 (a) R-L 부하의 C상 상전압 파형, (b) 3상 교류 파형

Fig. 12. The waveform when the power relay's operation delay time is 2.8$[ms]$. (a) Phase C voltage waveform of the R-L load, (b) 3-phase AC waveform

그림 13은 파워 릴레이의 동작 지연 시간을 3.4$[ms]$를 적용했을 때의 파형을 나타낸다. 실험 결과, 최대 오버 슈트 1.51[A]로 측정되었고, 지연 시간 이후 Power Relay3가 동작하여 중성점이 연결되기 전까지 과도 상태가 유지되는 것을 확인했다.

그림 15는 Power Relay1, 2에서 Power Relay3로 전환할 때가 아닌 Power Relay3에서 Power Relay1, 2로 전환할 때 동작 지연 시간을 부여한 파형을 나타낸다. 이때 한 상이 탈락되는 현상이 발생하는데 이는 상 절체 후 중성점이 연결되어 A상과 B상이 안정적으로 작동해야 함에도 불구하고 두 상에서 불안정한 전류 변동이 나타나 제어 시스템에 문제가 발생했음을 의미한다. Power Relay3에서 Power Relay1, 2로 전환하는 경우 중성점이 연결된 후에도 두 개의 상과 중성점이 연결된 방식으로 정상적인 제어가 이루어지지 않아 절체된 상이 탈락되는 현상이 나타나게 된다.

그림 13. 파워 릴레이의 동작 지연 시간이 3.4$[ms]$일 때의 파형 (a) R-L 부하의 C상 상전압 파형, (b) 3상 교류 파형

Fig. 13. The waveform when the power relay's operation delay time is 3.4 $[ms]$. (a) Phase C voltage waveform of the R-L load, (b) 3-phase AC waveform

그림 14. Power Relay3에서 Power Relay1, 2로 전환될 때 한 상의 탈락이 일어나는 파형 (a) R-L 부하의 C상 상전압 파형, (b) 한 상의 탈락이 일어난 파형

Fig. 14. Waveform showing the dropout of one phase during the transition from Power Relay3 to Power Relay1 and 2 (a) Phase C voltage waveform of the R-L load, (b) 3-phase AC waveform

상 절체 지연 시간을 적용한 실험에서는 다양한 동작 지연 시간 값을 적용하여 파워 릴레이의 동작이 시스템에 미치는 영향을 분석하였다. 실험은 DSP TMS320F28335 프로세서를 사용하여 진행되었으며 동작 지연 시간 값에 따른 과도 상태, 최대 오버슈트 값을 측정하였다. 실험에서 적용된 파워 릴레의 동작 지연 시간의 값은 2.2$[ms]$, 2.5$[ms]$, 2.8$[ms]$, 3.4$[ms]$으로 나타났다.

이때의 Power Relay1과 Power Relay2는 동시에 열리고 Power Relay3은 동작 지연 시간을 적용 후 닫히는 방식으로 진행되었으며 실험에서의 최대 오버슈트는 지연 시간이 3.4$[ms]$일 때 1.51$[A]$, 최소 오버슈트는 지연 시간이 2.5$[ms]$일 때 1.23$[A]$ 측정되었고 지연 시간의 값이 증가할수록 과도 상태의 시간이 길어지는 경향이 관찰되었다.

표 2는 각 지연 시간 값에 따른 최대 오버슈트 결과를 정리한 것으로 지연된 시간의 격차가 커지면 오버 슈트가 증가하지만 지연된 시간의 차이가 작을 때에는 오버슈트는 격차가 작다는 것을 확인하였으며 지연 시간은 이론적으로 설정된 값과 실제 측정값 간에 차이가 있었음을 확인하였다.