2.1 전력 반도체의 수명 모델

전력 반도체 소자의 수명은 평균 접합 온도 $T_{J,\: mean}$와 온도 주기 $\Delta T_{j}$을 통해 결정되며, 식 (1)과 같이 고장 발생까지의 열 사이클 수 $N_{f}$로 표현된다.

여기서, $a_{1}$과 $a_{2}$는 물리적 특성으로 실험적으로 결정되는 변수이며 $a_{3}$는 Arrhenius 방정식의 계수이다. 따라서 전력 반도체 소자의 신뢰성 향상을 위해서 평균 접합 온도 $T_{J,\: mean}$와 온도 주기 $\Delta T_{j}$의 감소가 필요함을 알 수 있다.

반면 전력 반도체 소자의 접합 온도는 식 (2)와 같이 표현된다.

여기서, $T_{C}$는 케이스 온도이며, $Z_{th,\: jc}$는 내부접합과 케이스 사이의 열 임피던스를 의미하고, $L$은 전력 반도체 소자의 손실을 나타낸다. 열 임피던스가 일정하다고 가정할 경우, 전력 반도체 소자의 손실에 따라 접합 온도가 결정되고, 이에 따라 수명이 결정됨을 알 수 있다.

2.2 커패시터의 수명 모델

커패시터의 수명 모델은 식 (3)과 같이 주변온도 $K_{T}$, 리플전류 $K_{R}$ 및 작동전압 $K_{V}$으로 표현된다.

여기서, $T_{r}$는 상한 온도, $T_{a}$는 주변 온도, $\Delta T_{0}$는 온도 변화량을 의미하며, $V_{DC}$와 $I_{r}$는 실제 작동전압과 리플 전류를, $V_{r}$와 $I_{r}$는 정격전압과 정격 리플 전류를 나타낸다. $n_{1}$은 리플로 인한 온도 상승의 계수로, 5에서 10 사이의 값을 가지며, $n_{2}$는 동작 전압에 의해 발생하는 커패시터의 계수를 의미한다. 이러한 요인의 영향으로 커패시터의 수명 $L_{C}$은 식 (4)와 같이 표현된다.

커패시터에서 주변 온도 및 입력전압의 경우 하드웨어 설계 시점에서 결정되므로 노후화에 가장 큰 영향을 미치는 요인은 리플 전류이며, 이를 감소시켜야 신뢰성 향상을 기대할 수 있다.

따라서, 커패시터의 리플 전류를 정확히 파악하는 것이 중요하며, 식 (5)와 같이 표현된다.

여기서, $i_{D}$는 교류 및 직류 성분을 포함 전류이며, 출력 전류 $I_{DC}$ 및 커패시터 리플 전류 $i_{c}$에 공급되며, 커패시터 리플 전류 $i_{c}$의 RMS 값은 식 (6)으로 표현된다.

또한, $i_{D}$는 듀티비 $\delta$와 인버터 교류 측 전류 $i_{ac}$에 의해 결정되며, 식 (7)으로 표현된다.

식 (7)을 식 (6)에 대입하면 커패시터 리플 전류는 듀티비, 즉 변조 기법에 따라 결정됨을 알 수 있다.

전력 반도체 소자 및 직류단 커패시터의 수명 모델을 통해 두 소자의 수명은 변조 기법에 따라 결정됨이 밝혀졌다. 따라서 두 소자의 RUL을 독립적으로 제어하기 위해서는 다양한 변조 기법이 두 소자의 수명에 미치는 영향 분석과 새로운 변조 전략이 필요하다.

3.1 다양한 DPWM 기법 소개

일반적으로 DPWM은 스위칭 손실을 저감하기 위해 적용되며, 불연속 구간과 역률에 따라 손실의 크기가 결정된다. 다시 말해, DPWM 변조 기법은 전력 반도체 소자의 신뢰성을 향상을 위한 방법으로 사용된다고 할 수 있다. 그러나 앞서 언급한 바와 같이, 커패시터의 리플 전류 또한 변조 기법에 영향을 받기 때문에 변조 기법과 전력 반도체 소자 신뢰성, 커패시터 신뢰성의 관계를 종합적으로 분석할 필요가 있다.

본 논문에서는 대표적인 6가지 DPWM 변조 기법인 30$^{\circ}$ DPWM, 60$^{\circ}$ DPWM, 60(+30$^{\circ}$)$^{\circ}$ DPWM, 60(-30$^{\circ}$)$^{\circ}$ DPWM, +120$^{\circ}$ DPWM, -120$^{\circ}$ DPWM 기법을 고려한다. 그림 2은 이 6가지 DPWM 변조 기법의 벡터도를 나타낸다. 그림 2(a) 는 30$^{\circ}$ DPWM으로, 30$^{\circ}$씩 4개의 불연속 변조 구간을 가지는 변조 기법으로 고조파 손실 저감 측면에서 우수한 성능을 보인다. 그림 2(b)는 상전압을 기준으로 절대 크기가 가장 큰 60$^{\circ}$구간에 대해서 스위칭하지 않는 방식으로 단위 역률에서 우수한 스위칭 손실 저감 성능을 보여준다. 그림 2(c)와 (d)는 60$^{\circ}$($\pm $30$^{\circ}$) DPWM 기법을 보여주며, 60$^{\circ}$ DPWM 변조 기법에서 $\pm $30$^{\circ}$의 위상 변화를 주는 방식이다. 이 기법은 전류의 진상 및 지상에 따라 선정하면 스위칭 손실 저감에 우수한 특징을 얻을 수 있다. 그림 2 (d)와 (f)에 보인 $\pm $120$^{\circ}$ DPWM은 한 주기에서 1/3 동안 스위칭하지 않아 스위칭 손실 저감에 효과적이지만, 동일 모듈의 전력 반도체 소자 간 손실 불균형으로 인해 불균형한 RUL 발생시키는 단점이 있다.

3.2 전력 반도체 소자 손실 및 커패시터 전류 분석

앞서 언급한 것처럼 DPWM 변조 기법은 스위칭 손실을 저감할 뿐만 아니라, 직류단 커패시터의 전류 스펙트럼에도 변화를 일으킨다. 따라서, 전력 반도체 소자와 커패시터의 신뢰성을 고려한 기법 연구를 위해서 DPWM 기법에 따른 전력 반도체 소자 손실 및 직류단 커패시터 전류 분석이 선행되어야 한다. 본 장에서는 5가지 변조기법; SPWM, 30° DPWM, 60°(-30°) DPWM, 60°(+30°) DPWM, 60° DPWM,을 고려하고, 역률에 따라 전력 반도체 손실과 직류단 커패시터 전류를 분석한다. 또한, 분석에는 Infineon사의 IGBT 모델인 IKP20N60H3를 사용하며, DC 링크 전압 100V 조건에서 진상/지상 역률 0.5에서 1.0까지 0.1씩 변화한다. 위 조건에 따라 분석한 결과는 표 1과 같다. 여기서, 변동률[%]은 SPWM 기준으로 계산한다. 전력 반도체 손실의 경우, SPWM 기법은 역률과 상관없이 가장 높은 손실을 보인다. 반면, 4가지 DPWM 기법은 최소 -13.3 %에서 최대 -51.4 %까지 손실을 저감하는 특성을 나타내며, 진상/지상 역률에 따라 손실이 최소화되는 DPWM 기법이 달라진다. 특히, 진상 역률이 0.5에서 0.9 사이일 때는 60°(-30°) DPWM이 손실 저감 성능이 가장 우수하며, 지상 역률 0.5에서 0.9 사이에서는 60°(+30°) DPWM이 가장 우수한 성능을 보인다. 반면, 단위 역률에서는 60° DPWM이 가장 우수한 성능을 나타냄을 볼 수 있다. 직류단 커패시터 전류의 경우 또한 변조 기법에 영향을 받는다. 지상 역률 0.5에서 0.7 구간에서는 60° DPWM이 최소 손실을 나타냈으며, 변화량은 -14.21 % 에서 -7.71 %를 보인다. 지상 역률 0.8과 0.9 에서는 60°(+30°) DPWM이 변동률 -9.82 %, 11. 88 %를 가장 우수하며, 단위 역률에서는 30° DPWM 이 -15.56 %로 가장 우수하다. 반면, 진상 역률에서는 0.5, 0.6에서는 60° DPWM이, 0.7에서 0.9에서는 60°(-30°) DPWM이 단위 역률에서는 30° DPWM이 가장 우수한 성능을 보인다.

결론적으로, 역률에 따라 전력 반도체 소자의 신뢰성 향상에 유리한 변조 기법과 커패시터의 신뢰성 향상에 유리한 변조 기법이 각각 다르다는 것을 알 수 있다. 이는 CHB 컨버터를 구성하는 모듈의 전력 반도체 소자와 커패시터의 RUL에 따라 최적의 변조 기법을 선택하여 적용해야 함을 의미한다.

3.3 제안하는 DPWM 전략

본 장에서는 표 1에서 분석한 결과를 기반으로 전력 반도체 소자와 커패시터의 신뢰성을 고려한 최적의 DPWM 선정 전략을 제안한다. CHB 멀티레벌 컨버터의 RUL은 그림 3(a)에 보인 바와 같이 단일 모듈 내 전력 반도체와 커패시터는 서로 다른 RUL을 가질 수 있다. 이 경우, 더 적은 RUL을 가진 소자의 신뢰성을 향상을 위한 변조 기법을 적용해야 한다. 또한, CHB 멀티레벨 컨버터의 전체 신뢰성을 향상하기 위해서는 두 소자 간의 RUL의 대소 관계뿐만 아니라, 그림 3 (b)와 같이 모듈 간 RUL의 대소 관계도 고려되어야 한다. 이때, 모듈의 RUL은 다음 식 (8)과 같이 정의될 수 있다.

여기서, $L_{m,\: xi}$과 $L_{sw,\: xi}$. $L_{c,\: xi}$은 각각 모듈, 전력 반도체 소자, 커패시터의 RUL을 의미하며, $x$는 상의 위치 ($x=a,\: b,\: c$)를 $i$는 모듈의 번호 ($i=1,\: 2,\: ...,\: N$)를 나타낸다.

또한, RUL은 0에서 1의 범위를 가지며, 0은 고장 상태를, 1은 잔여 수명 100 %를 의미한다.

제안한 기법은 각 모듈을 구성하는 전력 반도체 소자의 RUL($L_{sw,\: xi}$), 커패시터의 RUL($L_{c,\: xi}$), 각 상의 모듈 갯수($N$), 역률 정보를 이용하며, 다음 5단계를 통해 각 모듈에 적용될 최적의 DPWM 변조 기법을 결정한다.

1단계 : 식 (8)을 이용하여 각 모듈의 RUL인 $L_{m,\: xi}$ 계산

2단계 : 계산된 $L_{m,\: xi}$은 정렬(sorting) 알고리즘을 통해 올림차순으로 정렬

3단계 : 가장 적은 RUL을 갖는 $L_{m,\: xi}$을 선택

4단계 : 선택된 $L_{m,\: xi}$ 각각을 구성하는 소자의 RUL, 즉 $L_{sw,\: xi}$과 $L_{c,\: xi}$의 대소관계 비교

5단계 : $L_{sw,\: xi}$과 $L_{c,\: xi}$의 대소관계와 역률, 표 3을 이용하여 최적의 DPWM 변조 기법 결정

또한, $L_{sw,\: xi}$과 $L_{c,\: xi}$의 대소관계는 다음과 같이 5가지로 구분할 수 있다.

경우1: $L_{sw,\: xi}\approx L_{c,\: xi}$ ($\vert L_{sw,\: xi}-L_{c,\: xi}\vert\le\triangle L_{L}$)

경우2: $L_{sw,\: xi}>L_{c,\: xi}$ ($\triangle L_{L}<\vert L_{sw,\: xi}-L_{c,\: xi}\vert\le\triangle L_{H}$)

경우3: $L_{sw,\: xi}<L_{c,\: xi}$ ($\triangle L_{L}<\vert L_{sw,\: xi}-L_{c,\: xi}\vert\le\triangle L_{H}$)

경우4: $L_{sw,\: xi}\gg L_{c,\: xi}$ ($\triangle L_{H}<\vert L_{sw,\: xi}-L_{c,\: xi}\vert$)

경우5: $L_{sw,\: xi}\ll L_{c,\: xi}$ ($\triangle L_{H}<\vert L_{sw,\: xi}-L_{c,\: xi}\vert$)

기본적으로 RUL 향상을 위해 표 3의 결과를 바탕으로 최적의 DPWM을 적용한다. 이후 각 모듈의 RUL을 계산하고 정렬 알고리즘을 통해 오름차순으로 정렬한다. 가장 RUL이 적은 모듈의 내부 대소 관계를 비교하여 5가지 경우에 따라 적절한 DPWM이 적용된다. 여기서 $\triangle L_{L}$와 $\triangle L_{H}$는 두 소자 RUL 차이 크기에 대한 기준값으로, 설계된 컨버터에 따라 적절한 값이 선정될 수 있다. DPWM을 적절하게 조정함으로써 $L_{sw,\: xi}$과 $L_{c,\: xi}$의 구성요소의 RUL 활용을 극대화할 수 있다. 2.1절에서 설명한 문헌과 같이 모듈형 컨버터의 유지보수 일정 관리에는 항상 동등한 공유가 최적의 방법은 아니면, 구성요소 간 상충적 관리를 통해 최대 가용성을 얻을 수 있다.

본 절의 마지막으로, 제안한 알고리즘의 이해도를 높이기 위해 아래의 예시 상황을 가정하여 설명한다. 여기서, 고려한 전력변환장치는 7레벨 CHB 멀티레벨 컨버터로 $N$은 3이고, 역률은 1로 가정한다. 또한, 각 모듈을 구성하는 전력 반도체 소자와 커패시터의 RUL은 아래와 같으며, $\triangle L_{L}$은 0.05, $\triangle L_{H}$는 0.3으로 가정한다.

1단계 : 위에 주어진 전력 반도체 소자와 커패시터의 RUL과 식 (8)을 통해 모듈의 RUL $L_{m,\: xi}$ 계산한 결과는 아래와 같다.

2단계 : 위에서 계산된 $L_{m,\: xi}$을 오름차순으로 정렬한 결과는 아래와 같다.

0.36($L_{m,\: u1}$) < 0.40($L_{m,\: v3}$) < 0.406($L_{m,\: w3}$) < 0.4125($L_{m,\: u2}$) < 0.425($L_{m,\: u3}$) < 0.4275($L_{m,\: w2}$) < 0.4355($L_{m,\: w1}$) < 0.45($L_{m,\: v1}$) < 0.49($L_{m,\: v2}$)

3단계 : 가장 적은 $L_{m,\: xi}$ 3($N$)개를 선택한다.

4단계 : 선택된 $L_{m,\: xi}$의 각각의 구성 소자의 RUL의 차이 계산을 통해 경우1~5 중 선택한다.

5단계 : 표 3을 이용하여 최적의 DPWM 기법 결정한다.