1. Introduction

최근 초고주파 통신 기술의 발전과 함께 위성통신, 레이더, 5G 및 차세대 6G 이동통신 시스템 등 다양한 응용 분야에서 Ka-대역(26.5−40 GHz)에 대한 활용도가 급격히 증가하고 있다. Ka-대역은 Ku-대역에 비해 넓은 대역폭과 높은 데이터 전송 용량을 제공하여 초고속 통신망 구축과 고해상도 영상 전송, 실시간 데이터 중계 등 대용량 무선통신 서비스 구현에 유리하다. 이에 따라 위성 기반 광대역 인터넷, 저궤도(LEO) 위성망, 고속 이동체 통신, 밀리미터파 기반 5G/6G 통신 인프라 등에서 Ka-대역 송수신 모듈의 중요성이 부각되고 있다^{[1− 4]}. 이러한 환경에서는 초고주파 동작 특성을 유지하면서도 높은 신호 품질과 출력 전력을 제공할 수 있는 고성능 전력증폭기(Power Amplifier, PA)의 개발이 핵심 과제로 대두된다.

일반적으로 전력증폭기는 송신단에서 RF 신호의 크기를 증폭시켜 안테나로 방사하기 위한 주요 블록으로, 전체 송신시스템의 출력 전력, 이득, 효율, 그리고 선형성(linearity)을 결정하는 중추적인 요소이다. 그러나 동작 주파수가 밀리미터파 대역으로 증가함에 따라 최대 전력 이득이 옥타브당 약 6 dB의 비율로 단조 감소하게 된다. 이러한 이득의 롤-오프(roll-off) 현상은 주로 소자의 고유 기생 성분, 특히 게이트-드레인 피드백 캐패시턴스(C_gd)와 소스 인덕턴스에 의해 결정되며, 이는 역방향 격리 특성(Y₁₂)을 증가시켜 최대 가용 이득(Maximum Available Gain, MAG)을 감소시킨다. Ka-대역에서는 이러한 기생 성분이 수동 정합회로의 저항성 손실과 결합하여 각 단(stage)에서 달성이 가능한 이득을 심각하게 제한하므로, 다단 구조 채택을 강제하고 전체 전력부가효율(Power-Added Efficiency, PAE)을 감소시키게 된다. 따라서, 효율 저하 없이 이득을 향상하기 위한 다양한 회로 구성 및 소자 기술이 연구되고 있으며, 그중 이득 부스팅(Gain Boosting) 기법은 밀리미터파 환경에서 매력적인 대안으로 주목받고 있다.

이득 부스팅 기법은 트랜지스터의 게이트와 드레인 사이에 피드백 또는 커플링 네트워크를 연결하여 회로의 이득을 향상시키고^{[5− 7],} 단일 트랜지스터의 주파수 증가에 따른 이득 한계를 극복하여 다단 증폭 구조에서 이득 및 효율 간의 절충 문제를 개선할 수 있다. 특히 현대의 밀리미터파 통신 시스템에서는 송신 출력뿐 아니라, 고이득·고효율 동작을 통한 전체 시스템 소비 전력의 절감이 필수적이므로 이득 부스팅 기반 고이득 전력증폭기 연구는 학문적, 실용적 가치가 매우 높다. 또한 최근 트랜지스터(GaAs pHEMT, GaN HEMT, CMOS) 기술의 발전은 Ka-대역에서의 고이득·고효율 동작 가능성을 크게 높여 소형 모듈 구현을 가능하게 하고, 위성 및 이동 통신 단말과 같은 공간 제약이 있는 시스템에도 전력증폭기의 집적화와 고출력화를 이룰 수 있게 하였다^{[8− 9]}. 기존의 이득-평면 분석 기반의 이득 부스팅 연구들은 주로 CMOS 트랜지스터의 고유 이득이 극도로 저하되는 f_max 근접 주파수 대역에서 가용 이득을 확보하는 데 초점을 맞추었다. 반면, 잠재적 불안정 영역인 MSG와 MAG의 이득 경계면 사이에 위치하는 Ka-대역 GaN HEMT에 이득 부스팅 피드백을 단순히 적용하는 경우 발진 위험이 급격히 증가하므로, 본 연구는 단순한 이득 부스팅이 아닌 고이득과 광대역 안정성을 동시에 만족하는 정교한 설계 기법에 초점을 맞추고 있다.

본 연구에서 다루는 이득 부스팅은 증폭기를 단순히 다단 구성하는 것이 아니라, 트랜지스터의 입출력 단에 임베딩 피드백 네트워크를 구성하여 트랜지스터 자체의 최대 가용 이득을 초과하는 이득을 구현하는 방식이다. 본 논문에서는 Ka-대역에서 이득-평면(Gain-plane) 그래프를 활용하여 설계한 이득 부스팅 임베딩 회로를 포함하는 PA MMIC를 제안하고 검증한다. 제안된 증폭기 구조는 기존 설계의 이득 한계를 돌파함과 동시에 고출력·고효율 특성을 동시에 만족하도록 설계되었다.

2. Gain Boosting

그림 1. 단일 트랜지스터와 제안된 이득 부스팅 임베디드 트랜지스터의 이득-평면 그래프에서의 이득 특성 변화 (G: MAG, U: Unilateral Gain)

Fig. 1. Gain variation of the single transistor and proposed embedded transistor with gain boosting on the gain-plane graph (G: MAG, U: Unilateral Gain).

본 논문의 전력증폭기 설계에는 Win Semiconductors의 0.15-µm GaN HEMT 비선형 모델을 활용하였고, Keysight의 Advanced Design System(ADS) 소프트웨어를 사용하여 전송선로 및 수동회로의 2.5차원 전자파 시뮬레이션을 수행하였다.

2차원 이득-평면 그래프는 임베딩 회로 적용에 따른 이득 변화를 시각적으로 나타내는 설계 도구이다. 트랜지스터의 입출력 단에 최적화된 임베딩 회로를 연결함으로써 임베디드 트랜지스터의 어드미턴스 행렬(Y-matrix)을 변형시킬 수 있으며, 이를 통해 이득-평면 그래프상의 이득 상태 점(Gain State Point)을 최대 이득 영역으로 이동시키는 이득 부스팅을 실현할 수 있다^{[10− 13]}.

그림 1은 주파수에 따른 트랜지스터 자체(Transistor Only)와 제안된 임베디드 트랜지스터(Embedded Transistor)의 이득 상태 점 궤적을 이득-평면 그래프에서 보여주고 있다. 이득-평면 그래프는 트랜지스터의 단방향 이득(Unilateral Gain, U)과 회로 가역성(reciprocity)의 척도를 나타내는 어드미턴스 행렬 성분 Y₂₁과 Y₁₂의 비(G = Y₂₁/Y₁₂)를 기반으로 표현되며, 복소 변수 Z = U/G의 실수부와 허수부를 각각 x축과 y축으로 하는 2차원 그래프이다. 굵은 실선으로 표시된 포물선은 안정도 지수(Stability Factor, K)가 1인 경계를 나타내며, 점선으로 구성된 동심원들은 동일한 크기의 정규화된 이득을 갖는 이득-원(Constant Gain Circle; G/U)을 나타내고 있다. 궤적이 안정도 지수 경계 내부(K > 1)에서 실수축의 (-0.25, 0) 지점에 근접할수록 임베디드 트랜지스터의 이득이 급격하게 증가함을 알 수 있다.

그림 1의 임베디드 트랜지스터 궤적은 제안된 임베딩 피드백 네트워크가 적용된 후의 이득 변화를 극명하게 보여준다. 주파수가 Ka-대역에서 증가할 때, 기존 트랜지스터의 이득 궤적은 낮은 이득을 가지는 원의 영역으로 급격히 이동하는 특성을 보인다. 반면, 제안된 임베디드 트랜지스터는 피드백 네트워크를 통해 순방향과 역방향 어드미턴스의 비를 변화시킬 수 있어 이득을 안정된 영역에서 통제할 수 있게 한다. 이를 통해 임베디드 트랜지스터의 궤적은 높은 G/U 영역을 유지한 채 조금 회전할 뿐이다. 이는 임베디드 트랜지스터가 트랜지스터 자체의 이득 한계를 극복했음을 보여준다. 결과적으로 본 논문에서 제안하는 증폭기는 Ka-대역 전반에서 높은 안정성을 유지하는 동시에 전력 이득을 극대화할 수 있음을 시사한다.

그림 2는 제안된 임베디드 트랜지스터의 주파수에 따른 안정도와 최대 가용 이득을 기존 트랜지스터 단독 특성과 비교하고 있다. Ka-대역에서의 안정적인 동작과 이득 부스팅을 동시에 달성하기 위해 그림 1에 나타낸 바와 같이 커패시터와 인덕터로 구성된 T-형 임베딩 피드백 네트워크를 임베디드 트랜지스터 구조에 사용하였다. 임베디드 트랜지스터는 드레인 출력단의 신호를 적정한 크기와 위상으로 게이트 입력단으로 피드백하여 이득을 극대화한 구조로써, K > 1인 안정된 구간에서 이득 증대 효과를 달성할 수 있도록 피드백 네트워크의 소자 값은 그림 1의 이득-평면 그래프에서 이득 상태 점의 궤적 이동을 분석하여 결정된다.

그림 2. 단일 트랜지스터와 제안된 임베디드 트랜지스터의 안정도 및 최대가용이득 비교 (VDS=28 V, IDS=20 mA)

Fig. 2. Stability factor and maximum available gain of a conventional transistor only and a proposed embedded transistor (VDS=28 V, IDS=20 mA).

전력증폭기에 사용된 트랜지스터는 출력 전력 및 이득을 고려하여 8 × 50 µm HEMT 소자를 선정하였다. 임베디드 트랜지스터는 선형 동작 상태에서의 이득을 향상시키기 위해 첫 번째 단에 위치하며, 효율을 고려하여 AB급 바이어스 조건(V_DS=28 V, I_DS=20 mA) 기준으로 설계되었다. 바이어스 회로는 직렬 RC 회로를 바이어스 경로에 션트(shunt)로 삽입하여 전원 잡음의 손실 경로를 형성함으로써, 설계 대역 외 주파수 대역에서 발생할 수 있는 루프 피드백에 의한 발진을 효과적으로 억제하였다^{[14− 15]}.

그림 2에서 저주파 영역 전반에 걸쳐 K가 급격히 증가하여 무한대로 발산하는 경향을 보인다. 이는 저주파 대역에서 GaN HEMT 소자의 역방향 격리 특성이 극대화되어 |S₁₂|가 0에 매우 가깝게 수렴함에 따른 수식적 결과이다. 이러한 K의 발산으로 인한 모호성을 보완하기 위해 안정도 지수 μ를 추가로 도출하였으며, 전 주파수 대역에서 μ > 1을 안정적으로 만족함을 확인하였다. 결과적으로 제안하는 증폭기는 저주파 대역에서 완벽한 격리 특성에 기반한 견고한 무조건적 안정 상태를 유지하고 있음을 시사한다. 또한, 트랜지스터 자체의 MAG는 주파수 증가에 따라 단조롭게 감소하는 반면, 임베디드 트랜지스터는 본 연구의 목표 대역인 32–38 GHz에서 4–5 dB의 추가 이득을 제공한다. 이는 임베딩 피드백 네트워크가 최대 이득 형성 영역을 Ka-대역으로 효과적으로 이동시켜 설계 대역에서의 고이득 특성을 구현했음을 의미한다.

3. MMIC Fabrication and Measurement

Ka-대역에서 충분한 이득을 확보하기 위해 다단 증폭기 구조를 그림 3과 같이 구성하였다. 증폭기의 첫 번째 단에는 그림 2에서 확인한 8 × 50 µm HEMT를 AB급 바이어스 조건(V_DS=28 V, I_DS=20 mA)에서 사용하였고 두 번째 단과 최종 단에서는 효율을 고려하여 deep AB급 바이어스 조건(V_DS=28 V, I_DS=10 mA)을 사용하였다. 두 번째와 최종 단은 8 × 50 µm 트랜지스터를 병렬 연결하여 출력 전력을 높였으며^[16], 칩의 면적은 그림 4에 나타낸 바와 같이 2.5 × 2.1 mm²이다. Section 2에서 제시된 설계 결과와 달리 증폭기의 1단으로 이득 부스팅을 적용하지 않은 트랜지스터를 사용할 때, 광대역 정합 회로에 따른 추가적인 정합 손실 및 저항성 손실을 고려하지 않는다고 해도 소자 자체의 가용 이득 한계로 인해 전체 이득은 약 22 dB 수준을 넘기기 어렵다. 본 연구에서 설계된 MMIC는 국립목포대학교 화합물 반도체 센터의 MPW(Multi-Project-Wafer) 지원을 통해 Win Semiconductors 파운드리의 0.15-µm GaN HEMT 공정으로 제작되었다.

그림 3. Ka-대역 전력증폭기 MMIC 회로도

Fig. 3. Schematic circuit of the Ka-band power amplifier MMIC

그림 4. 제작된 Ka-대역 전력증폭기 MMIC

Fig. 4. Fabricated Ka-band power amplifier MMIC.

제작된 전력증폭기 MMIC는 열전도 특성을 고려하여 Au 도금된 캐리어 위에 실장하였고, 밀리미터파 영역에서의 안정적인 동작과 저주파 영역에서의 불필요한 발진을 방지하기 위해 바이어스 디커플링(decoupling) 회로를 오프-칩 형태로 구성하였다. RF 성분의 누설을 차단하고 저주파 노이즈를 효과적으로 바이패스하기 위해, MMIC 칩 패드로부터 약 500 ㎛ 이내의 근접한 거리에 100 pF과 10 nF의 Single Layer Capacitor(SLC)를 배치하고 최소 길이의 와이어 본딩을 활용하여 병렬 연결하였다. 또한, 외부 PCB 상에 10 µF의 탄탈 커패시터를 추가하여 전원 공급망의 저주파 임피던스를 최소로 하였다. 이러한 물리적 배치는 바이어스 라인의 기생 인덕턴스 성분을 최소화하여, 외부 DC 전원공급 장치로부터 유입될 수 있는 저주파 잡음으로 인한 발진을 사전에 차단하게 한다^[17]. 고출력 동작 시 발생하는 열을 효과적으로 방출하기 위해 PCB 하단에는 알루미늄 지그를 배치하여 열 방출을 쉽게 한 후 전력증폭기 MMIC의 성능을 측정하였다.

그림 5는 V_DS=28 V, I_DS1=25 mA, I_DS2=20 mA, I_DS3=40 mA의 바이어스 조건에서 측정한 전력증폭기 MMIC의 S-파라미터 결과를 시뮬레이션 결과와 비교하여 보여주고 있다. 실제 제작된 트랜지스터의 전류 특성이 설계에 사용된 트랜지스터 비선형 모델의 전류 특성과 약간의 차이가 있어, 이득이 약 1−1.5 dB 낮게 측정되었다. 따라서, 그 차이를 보정하기 위해 전력증폭기의 첫 번째 단 드레인 전류 I_DS1을 20 mA에서 25 mA로 증가시켰으며, 그 경우 측정 결과는 시뮬레이션 결과와 비슷한 수치를 보였다. 증폭기의 선형 이득은 32−38 GHz에서 22.6−25.5 dB가 측정되었으며 전체 주파수 대역 기준으로 약 1 GHz 하향 이동하였다. 입력과 출력 반사 계수는 설계 주파수 대역에서 -10 dB 이하로 측정되었다.

그림 6은 30−40 GHz의 주파수 구간에서 2 GHz 간격의 단일 톤 입력 신호 조건에서 측정한 전력증폭기의 출력 전력과 PAE를 보여주고 있다. 30−40 GHz에서 36.4−37.8 dBm의 출력 전력과 28.5−31.1%의 PAE가 측정되었고, 전체적으로 시뮬레이션 결과와 아주 유사한 결과를 얻을 수 있었다.

그림 5. Ka-대역 전력증폭기 MMIC S-파라미터 시뮬레이션 및 측정 결과

Fig. 5. Simulated and measured S-parameter results of the Ka-band PA MMIC.

그림 6. Ka-대역 전력증폭기 MMIC의 포화출력(P_sat)과 PAE 측정 결과

Fig. 6. Measured saturated output power(P_sat) and power-added efficiency(PAE) of the Ka-band PA MMIC.

표 1은 본 연구에서 제안한 Ka-대역 전력증폭기 MMIC 결과와 기존 발표된 전력증폭기 MMIC 결과들과 비교하고 있다. 우선, 공정 측면에서 ^[18]과 ^[19]의 GaAs pHEMT 기반 전력증폭기들은 상대적으로 낮은 전력 밀도를 보이고 있고, 본 연구와 같은 GaN HEMT 기반 전력증폭기들은 GaN HEMT 특성에 의해 높은 출력 전력 밀도를 보여주고 있다. 주파수 대역 측면에서는 ^{[20], [22]}와 ^[26]은 상대적으로 Ka-대역의 낮은 주파수 영역에서 협대역으로 동작하고 있다. 반면 본 연구의 전력증폭기는 32−38 GHz의 광대역에서 일관된 성능을 유지하고 있다. ^[21]과 ^[24]는 높은 출력 전력을 보이지만, 효율이나 이득 면에서 본 연구보다 열등한 특성을 나타내고 있다. 특히 ^[23]과 ^[25]의 유사 공정 결과와 비교했을 때, 본 연구의 결과는 32−38 GHz의 넓은 대역폭에서 stage당 7.53−8.5 dB라는 우수한 이득을 달성하였다. 또한 면적 효율성 측면에서 15 mm² 이상의 큰 면적을 차지하는 ^{[20], [21], [24], [26]}의 기존 연구들과는 대조적으로 본 연구는 5.25 mm²의 매우 소형화된 칩 크기를 구현하였으며, 단위 면적당 출력 전력은 동일 주파수 대역을 기준으로 ^{[22], [23]}보다는 낮은 수치이지만 타 논문에 비해 우수한 전력 밀도를 보여주고 있다. 결론적으로 본 연구는 기존 연구들 대비 높은 이득과 소형화된 면적을 동시에 달성함으로써 Ka-대역에서 이득 부스팅 기법이 전력증폭기 MMIC에 효과적으로 적용되었음을 보여주었다.

4. Conclusion

본 연구에서는 Ka-대역에서 동작하는 GaN HEMT 전력증폭기 MMIC를 Win Semiconductors 파운드리 공정을 활용하여 설계하고 제작하였다. 고유 이득이 낮아 단순히 이득 부스팅에만 치중했던 기존 CMOS 기반 방식과 달리, 본 연구는 잠재적 불안정성이 있는 주파수 영역의 Ka-대역 GaN HEMT를 이용하여 고이득과 광대역 안정성을 동시에 달성하는 이중 안정화 전략을 성공적으로 구현하였다. 대역 내(32−38 GHz)의 고이득 상태 및 광대역 안정성은 최적화된 T-형 임베딩 네트워크를 통해 확보하였으며, 대역 외 저주파 루프 발진은 바이어스 회로의 RC 회로를 통해 효과적으로 억제하였다. 임베딩 회로를 적용한 전력증폭기는 선형 이득 22.6−25.5 dB, 입출력 반사 계수 -10 dB 이하, 포화 출력전력 36.4−37.8 dBm, 전력부가효율(PAE) 28.5−31.1%의 우수한 성능을 나타내었다. 또한 이득 부스팅을 통해 32−38 GHz에서 stage당 7.53−8.5 dB의 높은 이득을 달성하였다. 본 연구에서 개발된 Ka-대역 전력증폭기 MMIC를 병렬 구성으로 확장하면 이득과 더불어 출력 전력을 높일 수 있으므로, 차세대 위성통신 및 밀리미터파 송신시스템의 소형화 및 고효율화에 효과적으로 활용될 수 있을 것이다.