강규혁
(Gyuhyeok Kang)
1iD
김상엽
(Sangyeob Kim)
2iD
박수민
(Sumin Park)
2iD
백두산
(Dusan Beak)
2iD
윤효원
(Hyowon Yoon)
2iD
석오균
(Ogyun Seok)
†iD
-
(Dept. of Semiconductor Systems Engineering, Kumoh National Institute of Technology,
Republic of Korea.)
-
(Dept. of Electrical and Electronic Engineering, Pusan National University, Republic
of Korea.)
Copyright © The Korea Institute for Structural Maintenance and Inspection
Key words
Silicon Carbide (SiC), MOSFET, forward voltage drop, switching characteristics
1. 서 론
Silicon Carbide (SiC)는 넓은 밴드갭으로 인해 우수한 열적 및 높은 전계 강도를 가져 전력반도체 소자에 적합한 소재로써 많은 활용되고
있다[1-2]. 전력반도체 소자 중 SiC MOSFET은 스위칭 동작 시 내부 바디 다이오드를 통한 Freewheeling 동작이 가능하여 추가적인 회로를 구성할
필요가 없다는 장점이 있다[3-4]. 그러나 내부 바디 다이오드의 비교적 높은 순방향 전압강하로 인한 스위칭 손실이 발생할 수 있기에 이를 감소시킬 수 있는 방안이 필요하다[5]. 더하여, SiC MOSFET의 경우 수직형 구조로 게이트와 드레인 사이의 중첩영역이 존재하며, 이로 인해 큰 캐패시턴스가 발생하여 스위칭 손실을
유발한다[6-7].
SiC MOSFET의 스위칭 손실을 감소하기 위해 dummy gate MOSFET, H+ 이온주입, SBD 내장 MOSFET과 같은 다양한 연구가
진행되고 있다[8-15]. Dummy gate MOSFET은 게이트와 드레인이 중첩되는 영역의 일부를 MOS 구조로 대체하여 공핍층을 형성하여 Qgd의 감소를 이끌 수 있다.
하지만, 역회복 특성이 좋지 않다는 단점이 있다[8]. H+ 이온주입의 경우 Epi 층의 깊이 방향으로 이온주입 깊이 조절이 어려워 소자의 특성 최적화가 힘들다[9-10]. 이에 반해, 낮은 순방향 전압을 가지는 SBD를 MOSFET에 내장하면 기존 소자 대비 스위칭 손실을 줄일 수 있어 많은 연구가 진행되고 있다[11-15]. 하지만, 기존 SBD 내장 구조의 경우, 소스 영역 부근에 SBD를 형성하여 비교적 낮은 reverse recovery loss를 얻지만, 게이트와
드레인이 중첩되는 부분으로 인해 여전히 큰 Qgd를 가진다[16-20].
본 논문에서는 JFET 영역 상단 Schottky metal을 배치하여 SBD를 내장함으로써, Qgd 및 스위칭 손실을 효과적으로 감소시킬 수 있는
SBD 내장형 1.2 kV SiC MOSFET을 제안한다. 제안 구조의 내장된 SBD를 통해 빠른 스위칭 특성을 확보할 뿐만 아니라, 형성된 넓은
공핍층을 활용하여 Qgd를 감소시킬 수 있다. 이를 검증하기 위해 제안된 구조의 Qgd, 순방향 전압강하 (VF), 턴-온 손실 (Eon), 턴-오프
손실 (Eoff) 등의 특성을 추출하고, 기존 구조 및 dummy gate MOSFET과 비교 분석하였다. 그 결과, 제안된 구조가 기존 구조 대비
낮은 스위칭 손실을 가지는 것을 입증하였다.
2. 시뮬레이션 방법 및 소자 구조
Synopsys 사의 Sentaurus TCAD를 활용하여 기존 MOSFET인 planar MOSFET과, dummy gate MOSFET, 제안
구조를 설계하였으며, 각 구조의 수직 단면도를 그림 1에 나타내었다. 각 구조의 N-drift층은 도핑 농도 8 × 1015 cm-3, 두께 10 µm로 형성하였으며, 세부적인 사항은 표 1에 정리하였다. 제안 구조에서는 Schottky metal로 5.1 eV의 일함수를 가지는 Ni를 사용하여, 강한 역방향 전압 인가 시 발생하는 Schottky
barrier lowering을 최소화하였다. 또한, 스위칭 특성에 영향을 미치는 중요 파라미터인 Schottky 영역의 너비 (WSchottky)를
조절하여 구조별 전기적 특성을 분석하였다.
그림 1. 1.2 kV SiC (a) Conventional MOSFET, (b) Dummy Gate MOSFET과 (c) 제안 구조의 단면도
Fig. 1. The cross-sectional view of the 1.2 kV SiC (a) conventional MOSFET, (b) Dummy
Gate MOSFET (c) proposed structure
표 1 구조 별 공정 및 설계 변수
Table 1 Process and design parameters of structures
|
Parameter
|
Value
|
|
Cell Pitch [µm]
|
6.2 ~ 6.6
|
|
JFET Width [µm]
|
2.0 ~ 2.4
|
|
Channel Length [µm]
|
0.5
|
|
Poly-Si Gate Width [µm]
|
1.2
|
|
WSchottky [µm]
|
1.0, 1.2, 1.4
|
|
N-drift Concentration [cm-3]
|
8×1015
|
|
Thickness of Drift Layer
[µm]
|
10
|
3. 결과 및 분석
그림 2는 각 구조별 VGS = 15 V, VDS = 20 V의 바이어스가 인가되었을 때의 전류밀도 및 공핍영역을 보여준다. 이를 통해, 구조 (c)의 내장된
SBD로 인해 형성되는 공핍층이 구조 (b)의 MOS에서 형성하는 공핍층보다 넓음을 확인할 수 있다. 형성된 넓은 공핍영역을 통해 구조(c)는 식
(1)과 같이 더 낮은 Cdep 값을 가질 수 있으며, 이에 따라 식 (2)와 같이 Cgd도 줄어들게 된다. 추가적으로, 게이트와 Schottky metal 사이의 간격이 좁을 경우, SBD에 형성되는 공핍층으로 인해 전류의
흐름이 제한된다. 따라서 간격을 0.4 µm로 설정한 후 전류밀도 분석을 수행한 결과, SBD에서 형성된 공핍층이 전류 흐름에 큰 영향을 주지 않음을
확인하였다.
그림 2. 각 구조별 전류밀도와 공핍층 (@VGS = 15 V, VDS = 20 V)
Fig. 2. The total current density and depletion width of each structures (@VGS = 15
V, VDS = 20 V)
그림 3은 구조 (a), (b) 및 제안 구조에서 WSchottky에 따른 Gate Charge 분석 결과를 보여준다. 이를 통해, 제안된 구조는 SBD
영역에서 형성된 넓은 공핍층과 게이트-드레인의 중첩 영역 감소로 인해 낮은 gate charge가 발생하여, 그 결과 가장 작은 Qgd값을 가지는
것을 확인할 수 있다. 반면, 구조 (a)의 경우 게이트-드레인의 넓은 중첩영역과 큰 Cdep로 인해 Qgd 값이 크게 형성되며, 이는 소자의 스위칭
특성이 저하되는 문제를 발생시킨다.
그림 3. 각 구조별 Gate Charge 그래프
Fig. 3. The gate charge graph of each structures
그림 4는 각 구조별 다이오드 특성을 나타낸다. 구조 (a)와 (b)는 P-i-N 구조의 바디 다이오드를 포함하고 있어 상대적으로 높은 순방향 전압강하를
가진다. 반면에, 구조 (c)는 내장된 SBD를 통해 빠른 다이오드의 동작이 이루어짐을 확인할 수 있다. 또한, WSchottky가 증가할수록 순방향
전압 강하가 더욱 낮아지는 경향을 보인다. 다이오드 특성은 소자의 스위칭 시의 특성에 큰 영향을 미치므로, 낮은 순방향 전압강하를 확보하기 위해 적절한
WSchottky 수치의 적용이 필요하다.
그림 4. 각 구조 별 다이오드 특성
Fig. 4. The diode characteristics of each structures
표 2는 구조 (a), (b) 및 Schottky 영역의 너비에 따른 구조 (c)의 정적 특성을 분석하여 정리한 결과이다. 제안된 구조는 SBD가 내장됨에
따라 구조 (a)보다 넓은 cell pitch를 가져 Ron,sp가 증가하지만, 낮은 Qgd와 VF를 통해 스위칭 특성에 중요한 파라미터들이 우수한
특성을 가짐을 확인할 수 있다. 하지만 SBD가 내장된 MOSFET은 드레인에 높은 전압이 인가되면 Schottky 계면에 강한 전계가 집중되어 장벽이
낮아지는 Schottky barrier lowering 현상이 발생하여 항복 전압이 저하되는 문제가 발생한다. 이러한 이유로, Schottky 금속으로
Ni를 적용하여 WSchottky가 1.0 µm 또는 1.2 µm인 경우 1200 V 이상의 항복전압을 확보하였다.
표 2 구조 별 정적 특성 분석
Table 2 Process and design parameters of each structures
|
Type
|
WSchottky
[µm]
|
Ron.sp
[mΩ‧cm2]
|
Vth [V]
|
BV [V]
|
Qgd
[nC]
|
VF
[V]
|
|
(a)
|
-
|
3.58
|
3.94
|
1542
|
4.13
|
2.32
|
|
(b)
|
-
|
3.99
|
3.94
|
1320
|
0.27
|
2.32
|
|
(c)
|
1.0
|
4.36
|
3.96
|
1332
|
0.17
|
1.74
|
|
1.2
|
3.99
|
3.97
|
1260
|
0.16
|
1.66
|
|
1.4
|
3.70
|
3.97
|
982
|
0.16
|
1.58
|
그림 5는 각 구조별 턴-온 손실 분석 결과를 보여준다. SBD가 내장된 구조 (c)는 구조 (a)와 (b)에 비해 상당히 짧은 역회복 시간(trr)과 낮은
역회복 전류(Irr)를 가지는 것을 확인할 수 있다. 이는, SBD의 낮은 순방향 전압강하로 인해 스위칭 이후의 전자가 빠르게 방출되기 때문이다.
반면, 구조 (a)와 (b)는 P-i-N 구조의 바디 다이오드로 인해 전자의 방출이 상대적으로 느리게 이루어지며, 이에 따라 큰 역회복 손실을 가진다.
그림 5. 각 구조별 턴-온 손실
Fig. 5. Turn-on loss of each sturcutres
그림 6은 각 구조별 턴-오프 손실 결과를 보여준다. 구조 (a)의 경우 Qgd의 값이 크기 때문에 스위칭 시 지연이 발생하며, 이로 인해 큰 턴-오프 손실을
가진다. 반면, 구조 (b)와 (c)는 구조 (a) 대비 낮은 Qgd 값을 가지므로, 더 작은 턴-오프 손실을 가짐을 확인할 수 있다. 또한, 구조
(c)의 내장된 SBD로 인해 형성되는 공핍층이 구조 (b)의 dummy gate에서 형성되는 공핍층보다 넓어 낮은 Qgd 값을 가지며, 그 결과
구조 (c)가 가장 작은 턴-오프 손실을 가진다.
그림 6. 각 구조별 턴-오프 손실
Fig. 6. Turn-off loss of each structures
표 3 1.2 kV 각 구조 별 동적 특성 요약
Table 3 Summary of dynamic characteristics of each structures
|
Structure
|
WSchottky
[µm]
|
trr
[ns]
|
Irr
[A]
|
Eoff
[µJ]
|
|
(a)
|
-
|
7.1
|
62.1
|
26.5
|
|
(b)
|
-
|
6.8
|
62.7
|
18.3
|
|
(c)
|
1.0
|
5.4
|
53.1
|
13.7
|
|
1.2
|
5.1
|
48.0
|
12.2
|
|
1.4
|
5.2
|
45.7
|
11.5
|
최종적으로 각 구조별 스위칭 특성을 요약한 결과를 표 3에 나타내었으며, 구조 (c)가 타 구조 대비 우수한 스위칭 특성을 가짐을 확인할 수 있다.
4. 결 론
본 논문에서는 Qgd와 턴-온 손실을 효과적으로 감소시키기 위해 SBD가 내장된 1.2 kV SiC MOSFET을 제안하였다. SBD의 너비에 따른
제안된 구조의 Ron,sp, Qgd, BV, VF 등을 분석하였으며, 그 결과 제안 구조가 기존구조 대비 trr이 28 %, Irr이 약 22 %
감소함을 확인하였으며 기존 소자 대비 절반 수준의 턴-오프 손실을 가짐을 확인하였다. 이를 통해, JFET 상단에 SBD를 내장함으로써 스위칭 특성이
우수한 소자의 구현이 가능함을 확인하였다.
Acknowledgements
본 연구는 24학년도 부산대학교 교내학술연구비 (신임교수연구정착금)와 산업통상자원부(MOTIE, KOREA)가 출자한 기술혁신프로그램(20022501,
친환경자동차 PTC 히터용 Body Diode Turn-On Free SiC MOSFET 개발) 으로 수행한 연구임
References
T. Kimoto and J. A. Cooper, “Fundamentals of Silicon Carbide Technology: Growth, Characterization,”
Devices and Applications, John Wiley & Sons: Hoboken, NJ, USA, pp. 1-74, 2014. DOI:10.1002/9781118313534
T. Kimoto, J. Suda, Y. Yonezawa, K. Asano, K. Fukuda and H. Okumura, “Progress in
ultrahigh-voltage SiC devices for future power infrastructure,” In Proceeding of the
2014 IEEE Int. Electron Devices Meeting (IEDM), San Francisco, CA, USA, pp. 2.5.1–2.5.4,
2014. DOI:10.1109/IEDM.2014.7046967
L. Zhang, X. Yuan, X. Wu, C. Shi, J. Zhang and Y. Zhang, “Performance Evaluation of
High-Power SiC MOSFET Modules in Comparison to Si IGBT Modules,” IEEE Trans. On Power
Electronics, vol. 34, no.2, pp. 1181-1196, 2019. DOI:10.1109/TPEL.2018.2834345
S. Hazra, A. De, L. Cheng, J. Palmour, M. Schupbach, B. A. Hull, S. Allen and S. Bhattacharya,
“High Switching Performance of 1700-V, 50-A SiC Power MOSFET Over Si IGBT/BiMOSFET
for Advanced Power Conversion Applications,” IEEE Trans. Power Electron., vol. 31,
no. 7, pp. 4742-4754, 2016. DOI:10.1109/TPEL.2015.2432012
Z. Gu, M. Yang, Y. Yang, X, Liu, M. Gao and J. Qi, “Comparative Study on High-Temperature
Electrical Properties of 1.2 kV SiC MOSFET and JBS-Integrated MOSFET,” IEEE Trans.
On Power Electronics, vol. 39, no. 2, pp. 4187-4201, 2024. DOI:10.1109/TPEL.2023.3338487
A. Jafari, M. Nikoo, N. Perera, H. K. Yildirim, F. Karakaya, R. Soleimanzadeh and
E. Matioli, “Comparison of Wide Band Gap Technologies for Soft-Switching Losses at
High Frequencies,” IEEE Trans. Power Electron., vol. 35, no. 12, pp. 12595-12600,
2020. DOI:10.1109/TPEL.2020.2990628
B. J. Baliga, “Power semiconductor device figure of merit for high-frequency applications,”
IEEE Electron Device Lett., vol. 10, no. 10, pp. 455-457, 1989. DOI:10.1109/55.43098
P. Vudumula, et al., “Design and optimization of 1.2 kV SiC planar inversion MOSFET
using split dummy gate concept for high-frequency applications,” IEEE Trans. on Electron
Devices, vol. 66, no. 12, pp. 5266-5271, 2019. DOI:10.1109/TED.2019.2949459
S. Harada, T. Mii, H. Sakane and M.Kato, “Suppression of Stacking Fault Expansion
in a 4H-SiC Epitaxial Layer by Proton Irradiation,” Sci Rep., vol 12, no. 13542, 2022.
DOI:10.1038/s41598-022-17060-y
M. Kato, S. Harada and H. Sakane, “Effects of proton implantation for expansion of
basal plane dislocations in SiCtoward suppression of bipolar degradation: review and
perspective,” Jpn. J. Appl. Phys, vol. 63, no. 2, pp.0208041-0208046, 2024. DOI:10.35848/1347-4065/ad1779
W. Sung and B. J. Baliga, “On Developing One-Chip Integration of 1.2 kV SiC MOSFET
and JBS diode (JBSFET),” IEEE Trans. on Industrial Electronics, vol. 64, no. 10, pp.
8206-8212, 2017. DOI:10.1109/TIE.2017.2696515
H. Yu, J. Wang, G. Deng, S. Liang, H. Liu and Z. J. Shen, “A Novel 4H-SiC JBS-Integrated
MOSFET with Self-Pinching Structure for Improved Short-Circuit Capability,” IEEE Trans.
Electron Devices, vol. 69, no. 9, pp. 5104-5109, 2022. DOI:10.1109/TED.2022.3192509
H. Yu, S. Liang, H. Liu, J. Wang and J. Shen, “Numerical Study of SiC MOSFET With
Integrated n-/n-Type Poly-Si/SiC Heterojunction Freewheeling Diode,” IEEE Trans. Electron
Device, vol. 68, no. 9, pp. 4571-4576, 2021. DOI:10.1109/TED.2021.3097979
L. Tang, H. Jiang, J. Wei, Q. Hu, X. Zhong and X. Qi, “A Comparative Study of SiC
MOSFETs with and without Integrated SBD,” Microelectronics J., vol. 128, no. 105576,
2022. DOI:10.1016/j.mejo.2022.105576
T. Tominaga, S. Hino, Y. Mitsui, J. Nakashima, K. Kawahara, S. Tomohisand N. Miura,
“Superior Switching Characteristics of SiC-MOSFET Embedding SBD,” Proc. 31st International
Symposium on Power Semiconductor Devices and ICs (ISPSD), pp. 27-30, 2019. DOI:10.1109/ISPSD.2019.8757664
D. Ueda, H. Takagi and G. Kano, “A new vertical double diffused MOSFET—The self-aligned
terraced-gate MOSFET,” IEEE Trans. Electron Devices, vol. 31, no. 4, pp. 416-420,
1984. DOI:10.1109/T-ED.1984.21543
K. Han, B. J. Baliga and W. Sung, “A Novel 1.2 kV 4H-SiC Buffered-Gate (BG) MOSFET:
Analysis and Experimental Results,” IEEE Electron Device Lett., vol. 39, no. 2, pp.
248-251, 2018. DOI:10.1109/LED.2017.2785771
W. Chen, B. Zhang and Z. Li, “Optimization of the VDMOSFET structure with reduced
gate charge,” Semicond. Sci. Technol., vol. 22, no. 9, pp. 1033–1038, 2007. DOI:10.1088/0268-1242/22/9/010
S. Krishnaswami, M. Das, B. Hull, S. H. Ryu, J. Scofield, A. Agarwal and J. Palmour,
“Gate oxide reliability of 4H-SiC MOS devices,” Proc. IEEE Int. Relib. Phys. Symp.,
San Jose, CA, USA, pp. 592-593, Apr. 2005. DOI:10.1109/RELPHY.2005.1493158
B. J. Baliga, “Fundamentals of Power Semiconductor Devices,” Springer, pp. 394-427,
2019. DOI:10.1007/978-0-387-47314-7
저자소개
2023-Present: M.S. degree candidate, Kumoh National Institute of Technology
2019-2023: B.S. degree, Kumoh National Institute of Technology
E-mail : ghkang@kumoh.ac.kr
2025-Present: Ph.D. degree candidate, Pusan National University
2023-2025: M.S. degree candidate, Kumoh National Institute of Technology
2017-2023: B.S. degree, Kumoh National Institute of Technology
E-mail : syk@pusan.ac.kr
2025-Present: Combined M.S. & Ph.D. Course candidate, Pusan National University
2020-2024: B.S. degree, Kumoh National Institute of Technology
E-mail : smpark@pusan.ac.kr
2025-Present: M.S. degree candidate, Pusan National University
2018-2024: B.S. degree, Kumoh National Institute of Technology
E-mail : dsbaek@pusan.ac.kr
2025-Present: Ph.D. degree candidate, Pusan National University
2018-2024: B.S. and M.S. degrees, Kumoh National Institute of Technology
E-mail : hwyoon@pusan.ac.kr
2024-present: Assistant Professor, Pusan National University
2020-2024: Assistant Professor, Kumoh National Institute of Technology
2014-2020: Senior Researcher, Korea Electrotechnology Research Institute
2013-2014: Postdoctoral Research Associate, University of Illinois at Urbana-Champaign
2008-2013: M.S. and Ph.D. degrees, Seoul National University
2004-2008: B.S. degree, Kookmin University
E-mail : ogseok@pusan.ac.kr